[Neznaika 0]

18 hours ago, _4afc_ said:

Интерфейс? Нет.

У SPI своя частота с ПЛИС, вроде не более 30МГц.

Данные отдаются по клоку от ПЛИС (до 62МГц), принимаются по синхронному, но не синфазному клоку от ad9361.

 

Опишите для начала что хотите, а уже потом - что делали.

Спасибо за ответ) Я имел в виду не интерфейс управления SPI, а интерфейс приема и передачи данных. Развел свою макетную плату под режим CMOS и FDD.

Хочу я передавать данные через трансивер, но данные должны идти с ПЛИС вместе со своим ext_clk, который не привязан к clk ad9361. 

Для ad9361 использовал схему тактировки, которая в драйвере по умолчанию. Т.е. использование BB-процессора, источником для которого выступает кварц в 40МГц, далее от частоты процессора получаем частоту тактирования АЦП и далее уже из нее формируем частоты дискретизации ЦАП, приемных и передающих фильтров. В данной настройке частота ЦАП формируется непосредственно из частоты АЦП. 

В итоге, если передающие блоки в ПЛИС тактировать своим ext_clk и подавать его вместе с данными на трансивер, то по RF-выходу мы получим нужный нам спектр, однако замкнув его на RF-приемник ad9361, данные мы примем с искажением. Причем приемные блоки в ПЛИС я тактирую clk от ad9361 (выход clk_out). После того как я переделал синхронизацию передающих блоков в ПЛИС под clk от ad9361 искажения данных пропали и я смог получить свои данные, которые передавал без ошибок.