[qutuzoff 0]

Планировал XC7A75T на 75т LE, но после ваших слов чувствую геморроя много будет. 

[dmitry-tomsk 1]

On 4/13/2025 at 1:41 AM, qutuzoff said:

Планировал XC7A75T на 75т LE, но после ваших слов чувствую геморроя много будет. 

Использовали другой трансивер AD, но на микроблейзе api ad вполне работает, нужно только иметь ддрку какую-нибудь, так как объём там файлов приличный получался

[Roman66 0]

В 12.04.2025 в 19:41, qutuzoff сказал:

Добрый день, подскажите знающие люди, каким образом правильно конфигурировать и управлять AD9361 при помощи плис (artix7), не имеющей процессорного ядра? Все исходники от AD вроде подразумевают использование zynq или cyclone5. В этих же исходниках фигурирует ip ядро axi_ad9361, без которого я так понимаю невозможно провести калибровку и коррекцию. 

Китайцы на алике продают клоны ettus b210 ,  у оригинала  ad9361 + spartan6, у китайцев ad9361(не верю) + artix7.

Так вот у некоторых продавцов люди пишут в отзывах, что продавец выдал им помимо прочего файлы с исходниками.

[qutuzoff 0]

Зря не верите, там действительно стоит Artix. И исходники дают, только они под Vivado 2024, которой на нашем предприятии нет.

[_4afc_ 50]

On 5/14/2025 at 4:07 PM, dmitry-tomsk said:

Использовали другой трансивер AD

Если не секрет - какой?

[les12 0]

Отл что тема уже есть. Тоже настраиваем ad9364 и появилась проблема- После смесителя гетеродина на определенных частотах несущей, при подачи константы, видим не синус а полуволна-ступенька(интервал и смещение меняется от частоты)- нижняя полуволна!!!, при изменении частоты полуволны отходят друг от друга или подходят друг к другу и в конце образуя синус только на определенной частоте. Чудеса. Подали из генератора частот синус внешний на смеситель(так можно для тестов в ad9364) т.е. исключили все фильтры и цифру самого ad9364, результат тот же.  И это происходит начиная от 800МГц и чем ниже тем ступенька отчетливее. Такое впечатление длительность полуволны не меняется, а чистоту меняет задержка между полуволнами синуса.

Edited July 1, 2025 by les12

[_4afc_ 50]

6 minutes ago, les12 said:

Тоже настраиваем ad9364 и появилась проблема- После смесителя гетеродина на определенных частотах несущей, при подачи константы, видим не синус а полуволна-ноль(интервал)- нижняя полуволна!!!, при изменении частоты полуволны отходят друг от друга или подходят друг к другу и в конце образуя синус только на определенной частоте. 

Выдержены ли паузы при настройках  ad9364?

Проверяется Lock у PLL?

[les12 0]

56 minutes ago, _4afc_ said:

Выдержены ли паузы при настройках  ad9364?

Проверяется Lock у PLL?

Частоту меняю непосредственно в структуре для инициализации по умолчанию  из AD примера (AD9361_InitParam default_init_param = {.....}). И используются само собой его функции. no-OS-main. И как я уже говорил, мы подавали синус из внешнего генератора через ножку на микросхеме, минуя все, непосредственно на смеситель, заменяя гетеродин самой микросхемы . И результат тот же. И еще из bist сигнал подавали такая же история. Если лук в 287 регистре, то он сбрасывается в норму. пс. осциллограф подключен к антенне щупом.  диф сигнал из мк идет через конденсатор на трансформатор, из трансформатора один на антенну другой к земле.

Edited July 1, 2025 by les12

[warrior-2001 0]

В 24.06.2025 в 13:30, qutuzoff сказал:

Зря не верите, там действительно стоит Artix. И исходники дают, только они под Vivado 2024, которой на нашем предприятии нет.

Доброго дня!

А исходники у вас есть? Было бы крайне интересно их узреть.

[qutuzoff 0]

Исходники скачиваются по ссылке продавца, указанной в описании платы на али

[Jools 0]

Доброго времени суток!

Заблудился в трех соснах. Поднимаю платку с ad9361. AD работает в режиме 1r1t, fdd, LVDS. Конфигуруется  по spi без ошибок, частоту сэмплирования выставляет верно. Но семплы идут загадочно: I,Q,0,0,I,Q,0,0 ..... Немогу понять откуда берется нулевой отсчет в обоих каналах. Это реально чистый 0.

Может укажет  кто,  в каком направлении копать траншею? 

[_4afc_ 50]

18 minutes ago, Jools said:

Может укажет  кто,  в каком направлении копать траншею? 

Что в регистре 0x12?

[Jools 0]

22 hours ago, _4afc_ said:

Что в регистре 0x12?

0x10

[Neznaika 0]

Добрый день! Ни кому не удавалось настроить ad9361 под передачу данных по внешнему такту?

Как я понял все передающие и приемные блоки в ПЛИС, которая стыкуется с ad9361, тактируются сигналом от трансивера. А если данные на передачу придут со своим ext_clk, то возможно ли как то собрать схему под такой режим? Попытка использовать вместо опорного тактового генератора трансивера VCXO с успехом провалилась наполовину. Sample Rate и внешний clk я подстроил, но спектр на передачу развалился. Если использовать EXT_LO, подключив свой гетеродин и оставив VCXO в качестве опорного генератора может что то получиться? На моей плате, к сожалению, не получается собрать этот вариант.

[_4afc_ 50]

44 minutes ago, Neznaika said:

Как я понял все передающие и приемные блоки в ПЛИС, которая стыкуется с ad9361, тактируются сигналом от трансивера.

Интерфейс? Нет.

У SPI своя частота с ПЛИС, вроде не более 30МГц.

Данные отдаются по клоку от ПЛИС (до 62МГц), принимаются по синхронному, но не синфазному клоку от ad9361.

 

Опишите для начала что хотите, а уже потом - что делали.