attaboy 0 June 29, 2021 Posted June 29, 2021 · Report post Добрый день, Собираю контроллер DDR4 в MIG Vivado2020.1 Нужна шина данных х8, объем памяти 32Gb. В MIG есть компоненты памяти, например MT40A4G4VA-062E с параметрами 16Gb x4. Они позволяют создать шину x8. Причем возможно включить опцию Clamshell Technology - контроллер собирается в обеих случаях. Насколько я понимаю, для получения шины х8 из компонентов х4 нужно взять две памяти х4, все контрольные линии, такие как adr,ba,bg и т.д. соединить параллельно, а линии данных - последовательно. Вопрос по CS_n. Если не ставить Clamshell, то в контроллере создается одна линия CS_n. То есть здесь все понятно - CS_n идет параллельно на две микросхемы памяти. Но при технологии Clamshell вместо одной линии CS_n используются две - для каждой стороны печатной платы. Какая логика работы этих CS_n? Они активируются одновременно или же в определенный момент времени может быть активна только одна линия CS_n? Quote Share this post Link to post Share on other sites More sharing options...
Alex77 12 June 29, 2021 Posted June 29, 2021 · Report post ug583 глава 2 часом не поможет ? Quote Share this post Link to post Share on other sites More sharing options...
attaboy 0 June 29, 2021 Posted June 29, 2021 · Report post 22 minutes ago, Alex77 said: ug583 глава 2 часом не поможет ? UG583,PG150 - там очень в общих чертах описано. А нужно точно понимать, как это работает. Там говорится, что в Clamshell используется два CS. А почему так и как при этом работает память - не говорится. Quote Share this post Link to post Share on other sites More sharing options...
attaboy 0 June 30, 2021 Posted June 30, 2021 · Report post И ещё в продолжение этой темы. У кого-нибудь есть незашифрованная модель памяти DDR4? Я нашел у Микрона, но там часть исходников зашифровано и я не могу её промоделировать в Вивадо. Quote Share this post Link to post Share on other sites More sharing options...
1891ВМ12Я 0 July 5, 2021 Posted July 5, 2021 · Report post On 6/30/2021 at 8:27 AM, attaboy said: И ещё в продолжение этой темы. У кого-нибудь есть незашифрованная модель памяти DDR4? Я нашел у Микрона, но там часть исходников зашифровано и я не могу её промоделировать в Вивадо. Микорны дают модель DDR3, она не зашифрована, симулится в виваде. Я правильно понимаю, что в силу новизны относительной, они пока шифруют свои модели. Но разве не должны симуляторы позволять запускать шифрованое? Или например Modelsim сможет запустить, если захотеть? Quote Share this post Link to post Share on other sites More sharing options...
attaboy 0 July 5, 2021 Posted July 5, 2021 · Report post По DDR3 вопросов нет. Я много раз моделировал эту память, она открыта. Сейчас я хочу промоделировать IP-ядро контроллера DDR4 вместе с памятью, чтобы посмотреть, как себя ведут линии CS c конфигурацией Clamshell. На симуляторах можно промоделировать модель DDR4 от Микрона. Но я там не могу промоделировать контроллер памяти. По крайней мере Аldec, которым я пользуюсь, говорит, что у меня нет лицензии на XPM/CDC, без которых такие сложные сущности, как контроллер DDR4, не промоделировать. Поэтому я и хочу использовать встроенный симулятор Vivado, который отлично моделирует собственные IP-ядра. Quote Share this post Link to post Share on other sites More sharing options...
attaboy 0 July 8, 2021 Posted July 8, 2021 · Report post Решение оказалось достаточно простым. Для IP-ядра контроллера DDR можно сгенерировать example design, там уже есть встроенная модель памяти. И по этой модели хорошо видно поведение всех линий интерфейса памяти. Оказывается, в режиме Clamshell во время калибровки активируются по одной CS, то есть каждая микросхема памяти калибруется отдельно. А в рабочем режиме CS активируются одновременно. Quote Share this post Link to post Share on other sites More sharing options...
