[Vasily_ 54]

Разводка резонаторов.

https://www.renesas.com/eu/en/doc/products/mpumcu/apn/rl78/001/r01an1876ec0100_rl78.pdf

https://www.renesas.com/in/ja/doc/products/mpumcu/apn/rx/002/r01an1830ej0110_rx100.pdf

[turnon 1]

Смотрю на JCLPCB Capabilities, там нет такого параметра, как отступ от края отверстия до меди. Исходя из hole size tolerance +- 0.2мм, 0.1 надо сразу заложить на увеличение размера отверстия плюс до зазора до меди принимаем annular ring 0.13 - выходит 0.23

[Baser 5]

7 часов назад, Vasily_ сказал:

Разводка резонаторов.
https://www.renesas.com/in/ja/doc/products/mpumcu/apn/rx/002/r01an1830ej0110_rx100.pdf

Интересный документ с точки зрения разводки многослоек. Я раньше только по двухслойкам рекомендации встречал.
Рисунки 1.6 - 1.9.
Все вроде понятно и логично кроме того, почему они для плат толщиной больше 1.2 мм рекомендуют земляные полигоны на верхнем и нижнем слоях, с вырезами во внутренних слоях. А для плат толщиной менее 1.2 мм - только разводка в верхнем слое и все другие с вырезами.

Это загадка. Может быть смысл в том, что при малой толщине платы и земле сверху и снизу такая конструкция имеет большую емкость, а переходы с паразитной индуктивностью создадут объемный резонатор, который может играть роль антенны? Какие будут мнения?

Или же это опять, эпос уже японских разработчиков?

[turnon 1]

23 hours ago, Vasily_ said:

Разводка резонаторов. 

https://www.renesas.com/eu/en/doc/products/mpumcu/apn/rl78/001/r01an1876ec0100_rl78.pdf

https://www.renesas.com/in/ja/doc/products/mpumcu/apn/rx/002/r01an1830ej0110_rx100.pdf

Спасибо. Самое подробное что видел. Все остальное - как копии друг друга. Но опять же:

 

Тут пишут что экран вокруг кварца заземлять на полигон снизу, а к VSS провести отдельную дорожку сверху.

 

А тут уже можно без отдельной дорожки на VSS - все заземляем на полигон снизу, и VSS тоже на полигон снизу.

 

15 hours ago, Baser said:

Все вроде понятно и логично кроме того, почему они для плат толщиной больше 1.2 мм рекомендуют земляные полигоны на верхнем и нижнем слоях, с вырезами во внутренних слоях. А для плат толщиной менее 1.2 мм - только разводка в верхнем слое и все другие с вырезами.

Выходит таки надо делать вырезы во внутренних слоях земли и питания под кварцами? Что же скажет @EvilWrecker по этому документу?

[aaarrr 69]

47 minutes ago, turnon said:

Выходит таки надо делать вырезы во внутренних слоях земли и питания под кварцами?

Если хотите соответствовать условиям из первого документа - Single-side printed board without a polygon - обязательно вырезать все до дна :)

Второй документ касается трассировки резонатора на 32кГц и "When using this application note with other Renesas MCUs, careful evaluation is recommended after making
modifications to comply with the alternate MCU".

 

[EvilWrecker 0]

4 hours ago, turnon said:

Что же скажет @EvilWrecker по этому документу?

Бессмысленная и бесполезная эзотерика- не нужны никакие кольца, полигоны и пр. Все что требуется- земляное виа на каждый пин с кратчайшим расстоянием до полигона.

[Sergey_Aleksandrovi4 2]

@turnon , на каком дизайне топологии земляного полигона в итоге остановились? Сбои HSE резонатора исчезли?

[turnon 1]

On 8/18/2021 at 4:19 PM, Sergey_Aleksandrovi4 said:

@turnon , на каком дизайне топологии земляного полигона в итоге остановились? Сбои HSE резонатора исчезли?

С вырезами. Сбоев за полгода не было. Скорее это влияние четырехслойки, а не вырезов. Ну и я там еще на питание МК поставил проходной конденсатор.

[ovik89 0]

On 5/14/2020 at 10:26 AM, Vasily_ said:

Нужная ножка это какая, AGND?

По моему не AGND а ближайшая к ногам кварца ножка GND, по крайней мере я так сделал и HSE перестал сбоить при передаче GSM, причем на 4 слойку не переходил, возможно вам это тоже бы помогло и без перехода на 4-х слоку

Изменено 15 июня, 2022 пользователем ovik89
дополнение

[smipp 0]

Может кто ответит на такой вопрос, заранее извиняюсь если не в тему. На 4-х слойной плате specctra делает подключение к Plane не оптимально, т.е. удваивает колисество via. Есть ли способ минимизировать количество переходных отверстий.

Rtest1.PCB