RobFPGA 33 10 декабря, 2018 Опубликовано 10 декабря, 2018 · Жалоба Приветствую! 1 minute ago, ViKo said: А как эта память портится? У вас сброс есть, например, при потере захвата PLL? Вам же из таблицы только читать нужно, а записали только раз при конфигурации. Вот так вот и портится - причем это ROM я туда вообще не пишу - только читаю. Но если по какой то причине будет нарушение таймингов setup/hold на шине адреса ( например тактовая вдруг стала выше чем ожидалось) то возможно что содержимое BRAM будет испорчено даже если сигнал WE в землю забит на глубину в 1 метр. Сигнал сброс|lock от PLL конечно есть - но видно он срабатывает с задержкой. Да и не спасет это если внешняя тактов не сильно меняется - захват PLL все равно остается а выходная частота PLL уже вне рабочего диапазона на которую были costraint при P&R. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
