SM 13 September 1, 2014 Posted September 1, 2014 · Report post забыли еще 2 уровня Их не забыли. Это уровни будущего. Лет через 10, может быть, этот "4" и станет реальностью. А пока что он приводит лишь к тупым вопросам на этом форуме "а почему у меня не работает", "а почему синтезированная схема ведет себя не так, как я описал", "а почему оно вообще не синтезируется", и т.п. В результате чего схема начинает работать, когда автор начинает понимать, что синтез по описанию создает схему, и работает, реально, схема, а не описание ее поведения. И эта схема в реальной жизни работает по принципам схемотехники, со всеми ее гонками, глитчами, метастабильностями, временами распространения сигналов, и т.д. Quote Share this post Link to post Share on other sites More sharing options...
topor_topor 0 September 1, 2014 Posted September 1, 2014 · Report post Насчет "уровней дизайнера" - IMHO: При этом часть из этих 3-их еще и обладают сверхсамоуверенностью, что тулзы за них сами все остальное сделают. мы таких душили, душили, а они всё приходят и приходят.....:) ----------- И есчё..... улететь в небеса описания поведени это хорошо... А чё вы будете делать когда вам принесут ASIC с кастомер ретурном, который збойнул у заказчика, и надо за 8 дней найти место в микросхеме где збойнуло и в чём причина? ---------------------------------------------- Надеюсь в итоге дискусии все поняли чего стоит реализация "фрагмета программы" с первого топика и какие условия обеспечения правильной работы? Quote Share this post Link to post Share on other sites More sharing options...
SM 13 September 1, 2014 Posted September 1, 2014 · Report post А чё вы будете делать когда вам принесут ASIC с кастомер ретурном который збойнул у заказчика и надо за 8 дней найти место в микросхеме где збойнул и в чём причина? Ну если вопрос адресован мне, я могу тут написать большой опус на эту тему :) Тем более, что имел такой опыт... Причем, в кастомном аналоговом блоке сбой оказался. ----- Кстати... Есть еще вариант для ASIC по теме... Если нету готового CELL с aload, то сделать кастомный CELL с ним :) , и в либе описать его aload как клок как у латчей. причем, для этого не надо мегазнаний о разводке аналоговых блоков. Его можно сваять в том же virtuoso из готовых целлов по приведенной Вами (кэденсом) схеме. Quote Share this post Link to post Share on other sites More sharing options...
topor_topor 0 September 1, 2014 Posted September 1, 2014 · Report post Ну если вопрос адресован мне, я могу тут написать большой опус на эту тему :) Тем более, что имел такой опыт... Причем, в кастомном аналоговом блоке сбой оказался. Это к програмистам Кстати... Есть еще вариант для ASIC по теме... Если нету готового CELL с aload, то сделать кастомный CELL с ним :) Я - против :) Сваять с целов тригер это тож надо уметь...там проблема с реализацией дельта-задержки... А во-вторых - кто померяет реальные тайминги для LIB файла? Quote Share this post Link to post Share on other sites More sharing options...
Golikov 0 September 1, 2014 Posted September 1, 2014 · Report post А чё вы будете делать когда вам принесут ASIC с кастомер ретурном который збойнул у заказчика и надо за 8 дней найти место в микросхеме где збойнул и в чём причина? ничего не буду делать, скажу что если за 8 дней, то это не ко мне потому что таким не занимаюсь. Если время не ограничено буду разбираться в вопросе, как обычно с литературы. Не делаю я асики, когда буду делать то буду делать их по другому. Более даже если я сменю область работы и буду опять вынужден делать критикал лайф приложения, то и их я буду делать не так как делаю сейчас. Если смениться приоритет с времени на стоимость, то опять это сменит подход.... Их не забыли. Это уровни будущего. Лет через 10, может быть, этот "4" и станет реальностью. Думаю сильно раньше. Вы читали отчет IBM ресерч группы о нейрокомпутерах? То что было каким то бредом 3-5 лет назад, уже работает в прототипах, и они собирают кластер... Quote Share this post Link to post Share on other sites More sharing options...
SM 13 September 1, 2014 Posted September 1, 2014 · Report post А во-вторых - кто померяет реальные тайминги для LIB файла? Их не меряют, их вычисляют при помощи тулзов, например Liberty NCX. Я делал CELL задержки, его отличием от просто цепочки буферов, было использование high resistance poly для формирования резистора, и PIP-кондер для самой задержки (эти слои в стандартной либе в принципе не использовались, так как они - аналоговые опции для технологии), и триггер шмитта после них. В общем, ничего архи сложного там нет... ---------- Кстати, а этих "верилог программистов" еще и работодатели ищут :) Не ведают, чем это для них кончится... http://electronix.ru/forum/index.php?showt...p;#entry1275842 Quote Share this post Link to post Share on other sites More sharing options...
topor_topor 0 September 1, 2014 Posted September 1, 2014 · Report post Кстати, а этих "верилог программистов" еще и работодатели ищут :) Не ведают, чем это для них кончится... http://electronix.ru/forum/index.php?showt...p;#entry1275842 Все пишут что хотят большой и светлой любви.... а по факту потом требуют и "всё остальное", что подрозумевалось но не озвучивалось (в лутшем случае).... Quote Share this post Link to post Share on other sites More sharing options...
Golikov 0 September 1, 2014 Posted September 1, 2014 · Report post ага! часики тикают... мир повернулся, а вы не почувствовали!... :) работодатель он плохого искать не будет, кончиться это для них огромными прибылями! :) Если правильных найдут.... Quote Share this post Link to post Share on other sites More sharing options...
topor_topor 0 September 1, 2014 Posted September 1, 2014 · Report post работодатель он плохого искать не будет.... Если правильных найдут.... дело не в том что плохого... просто пишет - надо ФПГА програмист, а по сути ищет математика (DSP), или специалиста в какой-то прикладной области итп. соотв. правильность реализации ФПГА мало волнует, и подрозумевается сама собой.... В результате, хорошая математика сбоящая раз в день отталкивает заказчиков и прибыли..... Quote Share this post Link to post Share on other sites More sharing options...
Golikov 0 September 1, 2014 Posted September 1, 2014 · Report post возьмите меня в германию, я обещаю научиться думать схемами.... Хороший математик легко освоит и правила синтеза и прочее, логическое мышление и хорошая база. Друге дело что как обычно погонят с сроками, а от схемы надо будет чтобы она хоть как-то крякнула, а дальше откатики все сделают. Именно так рождаются неправильные верилог-программисты, поработает в конторке с оборотами на откатах, и уверует... Quote Share this post Link to post Share on other sites More sharing options...
topor_topor 0 September 1, 2014 Posted September 1, 2014 · Report post Хороший математик легко освоит и правила синтеза и прочее, логическое мышление и хорошая база. .... схемотехника и бекэнд не базируются на хорошей логике мышления и правилах синтеза... Скорее на знании конкретных приёмов реализации (tricks), это где-то на уровне знания изобретений... их просто так логически не придумаеш... Это примерно как и хирургия - ножик, нитки, никакого логического мышления - только навык.... Quote Share this post Link to post Share on other sites More sharing options...
Golikov 0 September 1, 2014 Posted September 1, 2014 · Report post думаю что это тоже постижимо. Если человек волокет математику - значит не тупой, а все остальное дело наживное... Quote Share this post Link to post Share on other sites More sharing options...
