[bogaev_roman 0]

Слово ручное применялось для обозначения того что мы сами это настраиваем. Алгоритм настройки само собой я не указывал. И уровень его сложности может быть любым. Верно. По этому стоит внимательно выбирать банки до начала разводки.

Тогда я невнимательно прочитал и неправильно Вас понял.

[MegaVolt 25]

Тогда я невнимательно прочитал и неправильно Вас понял.

Основная моя мысль была про то что то что внутри плис это отдельная задача. Согласование с внешним миром это тоже отдельная задача. И соответственно первая задача имеет частотное ограничение. Вторая до паспортных частот не имеет.

[AlexOr 0]

А такой камень подойдет для работы с АЦП и ЦАП на 500 МГц с минимальной задержкой?

https://www.digikey.com/product-detail/en/i...3467-ND/7593404

Это Arria 10 GX.

[mse 0]

Я бы ориентировался на задержку внутри ПЛИС в 5-10 нс. Без учета работы по тактам.

ИМХО, 5-10нС будет только пробег через нохку АЦП, по плате и через ножку ПЛИС. И столько-же до ЦАП. И это, если человек умеет работать со скоростными сигналами. Тут ещо как бы не пришлось озаботиться материалом платы. Хилый Zync смотрит на это с нескрываемым...

[MegaVolt 25]

ИМХО, 5-10нС будет только пробег через нохку АЦП, по плате и через ножку ПЛИС. И столько-же до ЦАП. И это, если человек умеет работать со скоростными сигналами. Тут ещо как бы не пришлось озаботиться материалом платы. Хилый Zync смотрит на это с нескрываемым...

10 нс это 2 метра по плате. Не далековато ли стоят микросхемы?

[Gorby 6]

Так шашечки или ехать?

Если на входе аналог, потом АЦП, задержка в цифре и опять конвертация в аналог, да еще с минимальными задержками - то всё уже придумано до нас.

Кто-то помнит, как организовывалась синхронизация в аналоговых осциллографах, чтобы цикл развертки начался чуть раньше прихода сигнала?

Не, не машиной времени!

Парой метров коаксиального кабеля!

Вот и Вы возьмите нарежьте много разных кусков от 20 см до 3 м и получите идеальную задержку.

При большом желании ее можно и коммутировать электронным образом - да хоть реле.

А им бы только ПЛИС и ЦАП-АЦП....

Системотехник у вас есть?

 

[prostoRoman 0]

...

Если на входе аналог, потом АЦП, задержка в цифре и опять конвертация в аналог, да еще с минимальными задержками - то всё уже придумано до нас.

Кто-то помнит, как организовывалась синхронизация в аналоговых осциллографах, чтобы цикл развертки начался чуть раньше прихода сигнала?

Не, не машиной времени!

Парой метров коаксиального кабеля!

 

Ещё LC-цепочки... Сейчас на smd тоже можно собрать.

[mse 0]

10 нс это 2 метра по плате. Не далековато ли стоят микросхемы?

Угу... Оказывается какая-нить 155ЛА3 была размером, метра 3-4. А логический элемент какого-нить Цуцлона, полметра-метр...

Не знал, спасибо...

[MegaVolt 25]

Угу... Оказывается какая-нить 155ЛА3 была размером, метра 3-4. А логический элемент какого-нить Цуцлона, полметра-метр...

Не знал, спасибо...

А при чём тут логика из прошлого тысячелетия к 500 Мгц схемам? И почему остановились на 155 серии а не на релюшках?

[ViKo 1]

Угу... Оказывается какая-нить 155ЛА3 была размером, метра 3-4. А логический элемент какого-нить Цуцлона, полметра-метр...

Не знал, спасибо...

По дорожкам платы сигналы пробегают ~20 см/нс, а внутри микросхем резко тормозят. :laughing:

[alexadmin 0]

Просто к слову. Kintex UltraScale, DS892

 

T INBUF_DELAY_PAD_I:

LVCMOS33 0.96 ns

LVDS_25 0.45 ns

[MegaVolt 25]

Просто к слову. Kintex UltraScale, DS892

 

T INBUF_DELAY_PAD_I:

LVCMOS33 0.96 ns

LVDS_25 0.45 ns

Да я же целиком проект выложил работающий на 500+ МГц на том же кинтексе. Какие ещё нужны доказательства?

 

[AlexOr 0]

Вот и Вы возьмите нарежьте много разных кусков от 20 см до 3 м и получите идеальную задержку.

При большом желании ее можно и коммутировать электронным образом - да хоть реле.

А им бы только ПЛИС и ЦАП-АЦП....

 

Нечто подобное уже имеется и производится.

до 20 метров кусками кабелей

свыше 20 метров сделано на этом https://module.ru/catalog/micro/processor_1879bm3_dsm/

https://module.ru/upload/files/vm3.pdf

 

Минусы:

габарит-масса

долговременный дрейф задержки (старение изоляции)

сложная калибровка коэфф. передачи да и по задержке не просто...

очень сложная метрологическая поверка

[AlexOr 0]

А вот и США выдают

https://militaryembedded.com/radar-ew/rugged-computing/ultra-low-latency-drfm-optimized-mezzanine-cards

Ultra-Low latency from ADC SMA input to DAC SMA output
Digital Bypass Mode (SMA-to-SMA): as low as 15ns
Fabric Space Mode (SMA-to-SMA): as low as 23ns

[AlexOr 0]

Еще АЦП и ЦАП

The ADS5400 (1GSPS, 7ns latency) and DAC5670 (2.4 GSPS, 4.42 ns latency) are the lowest latency converters currently available.

https://e2e.ti.com/support/data-converters/f/73/t/546029?What-is-the-lowest-latency-ADC-DAC-DSP-solution-goal-less-than-1-ns-total-latency-for-ADC-DAC-DSP-