[EvilWrecker 0]

проблем нет, этот спор окончим

Конечно- спорить тут не о чем :laughing:

не хочу взглядывать, так как довольно хорошо владею темой являясь с 2008 года поставщиком NVidia услуг по GPU/CUDA и суперкомпьютингу в Европе

Да-да, припоминаю что Вы это где-то говорили- но не напомните в чем причина? Тоже слабее циклона? И почему тогда именно циклон а не цинки?

 

Сайт жесть конечно

[Aner 3]

iiv тут прав с параллельными вычислениями. Intel не лучший, каждому свое. Также например для роутеров, Intel проигрывает другим процам. В этом же плане никто и не думает в графическую карту ставить Intel. Еще пример с ускорителями к примеру Tesla 80. Цинки с ARM процами внутри это же компромисс, жертвуется часть пространства на кристалле. Опять таки под ограниченный круг задач. Аппаратные солверы только на FPGA эффективны.

 

Еще по теме TC_а. В FPGA вы можете мапить много чего, то же подключение к DDR2/3/4, отсюда и доп удобства и трудности для подсчета задержки от шара до кристала в отличии от SoC где есть жесткая привязка к шарам. Хотя и не совсем. Тот же стандарт для DDR2/3/4 позволяет менять (мапить) между собой для удобства разводки ( уходить от перекрещиваний ) шины данных побайтно, или провода внутри байта, НО! не трогая DQ0.

 

Еще, если Orcad/Allegro не освоен вами, то некоторое время потребуется, это вам не кикад который за неделю другую можно освоить. Там много чего специфического с наворотами особено для диф пар, выравниваний.

[_pv 52]

проблем нет, этот спор окончим

так, на всякий случай, не Вам, а тем кому может будет интересно: i7 на такт и тред дает 8 операций с двойной точностью

а в циклоне 150 умножителей на 240МГц тоже плавающей запятой двойной точности?

даже в "никаком" атоме x5-z8350 (BGA592 17x17mm) который для "процессорной" части 500МФлопов пожалуй выдаст, ещё есть встроенная графика, которая сотню Гфлопсов, правда с одинарной точностью, вроде обеспечивать должна.

а данные с АЦП в него можно попробовать протащить через USB3/PCIe/MIPICSI плисиной куда попроще.

[_Sergey_ 13]

Насмотрелся разводок, что лежат в свободном доступе. Заметил, что часто с пина BGA процессора до того момента, как дорожка попадает на правильный импеданс (когда на соседнем слое есть сплошной плейн земли) проходит 2-3мм, а у некоторых даже и 5-7мм.

 

Бывает даже по воздуху, около 1см.

[EvilWrecker 0]

iiv тут прав с параллельными вычислениями.

Увы, нет Если бы речь шла о том чтобы перенести проект забивающий до отказа емкость топовых арий 10 то еще можно было бы думать, но младший циклон- нет.

Еще по теме TC_а. В FPGA вы можете мапить много чего, то же подключение к DDR2/3/4, отсюда и доп удобства и трудности для подсчета задержки от шара до кристала в отличии от SoC где есть жесткая привязка к шарам. Хотя и не совсем. Тот же стандарт для DDR2/3/4 позволяет менять (мапить) между собой для удобства разводки ( уходить от перекрещиваний ) шины данных побайтно, или провода внутри байта, НО! не трогая DQ0.

Это не соответствует действительности- у контроллера фпга нет фиксированных битов, причем тут стандарт вообще? Стандарты для для указанных типов памяти не описывают фиксированных битов. Такие биты есть только на кривых реализациях контроллера памяти по типу i.MX6.

[MapPoo 0]

Бывает даже по воздуху, около 1см.

Вот вот... Меня недавно наши программеры шокировали тем, что пол гига по ПЛД разъему протащили. Микрухи, конечно, близко к разъему на обеих платах, но ПЛД... Всегда считал, что у него потолок в несколько мегагерц... Ан нате вам, чудеса... И ведь молчали, когда плату разводили, какие частоты будут, а я себя успокоим, что, де, низкочастотный же разъем, что может случиться...

[Aner 3]

Увы, нет Если бы речь шла о том чтобы перенести проект забивающий до отказа емкость топовых арий 10 то еще можно было бы думать, но младший циклон- нет.

 

Это не соответствует действительности- у контроллера фпга нет фиксированных битов, причем тут стандарт вообще? Стандарты для для указанных типов памяти не описывают фиксированных битов. Такие биты есть только на кривых реализациях контроллера памяти по типу i.MX6.

Не дочитал или не понял? Я же то самое и писал, что с фпга проще там можно мапить в отличие от SoC. А пишешь: Это не соответствует действительности. Жуть. Ну а затем как ты разводишь DDR не зная о стандарте JESD79хх? ....-> https://e2e.ti.com/support/arm/sitara_arm/f/791/t/318881

[EvilWrecker 0]

Я же то самое и писал, что с фпга проще там можно мапить в отличие от SoC.

В любом общем случае нет никаких фиксированных битов- ни в FPGA, ни SoC ни в чем бы то ни было еще. Любой контроллер с фиксированными битами является отклонением.

Ну а затем как ты разводишь DDR не зная о стандарте JESD79хх?

Это ваша очередное вангование? А развожу вполне себе, никто не жалуется

 

Рекомендую ознакомиться

https://forums.xilinx.com/t5/Memory-Interfa...ide/td-p/164558

https://www.altera.com/support/support-reso...102013_643.html

 

ПС. Не припомню чтобы с вами перешел на "ты"- если вы вдруг решили стартовать с этого поста то напрасно: никаких преимуществ это не даст, зато выглядеть будете соответствующе :laughing:

[Aner 3]

В любом общем случае нет никаких фиксированных битов- ни в FPGA, ни SoC ни в чем бы то ни было еще. Любой контроллер с фиксированными битами является отклонением.

 

Это ваша очередное вангование? А развожу вполне себе, никто не жалуется

 

Рекомендую ознакомиться

https://forums.xilinx.com/t5/Memory-Interfa...ide/td-p/164558

https://www.altera.com/support/support-reso...102013_643.html

 

ПС. Не припомню чтобы с вами перешел на "ты"- если вы вдруг решили стартовать с этого поста то напрасно: никаких преимуществ это не даст, зато выглядеть будете соответствующе :laughing:

Ага, большинство SoC с отклонениями по EvilWrecker_у, ну-ну. Например жестко зафиксированы адресные пины, которые нельзя менять на соседние и тд.

[EvilWrecker 0]

Ага, большинство SoC с отклонениями по EvilWrecker_у, ну-ну. Например жестко зафиксированы адресные пины, которые нельзя менять на соседние и тд.

Адреса/контроль/команды никогда никто не свапает- возможен только mirroring адресов в ряде случаев и некоторые "сверх возможности" контроллера как например в Tegra K1. Свапают биты в байтлейне и байтлейны друг с другом и в общем виде там нет фиксированых битов, пока не зашла речь о специфической реализации контроллера памяти для конкретного камня.

[Aner 3]

Адреса/контроль/команды никогда никто не свапает- возможен только mirroring адресов в ряде случаев и некоторые "сверх возможности" контроллера как например в Tegra K1. Свапают биты в байтлейне и байтлейны друг с другом и в общем виде там нет фиксированых битов, пока не зашла речь о специфической реализации контроллера памяти для конкретного камня.

для DDR3 там же, ... mirroring адресов запрещен, так как эти пины используются еще и для передачи конфиг команд.

[EvilWrecker 0]

для DDR3 там же, ... mirroring адресов запрещен, так как эти пины используются еще и для передачи конфиг команд.

Да неужели?

 

[Aner 3]

Зачем же так сразу на DIMMы переходить, нехорошо. -> Table 3. Byte lane to data strobe and data mask mapping -> https://www.nxp.com/files-static/32bit/doc/...note/AN3940.pdf

И где там mirroring ...? В нелюбимой вами фриске.

[iiv 17]

Да-да, припоминаю что Вы это где-то говорили- но не напомните в чем причина? Тоже слабее циклона? И почему тогда именно циклон а не цинки?

Чтобы понятно на вашем уровне вам ответить, мне надобно знать ваш уровень знаний в параллельных вычислениях. Поделитесь, пожалуйста, несколькими DOI на ваши публикации по параллельным вычислениям, я по ним ваш уровень знаний оценю и тогда отвечу на ваш вопрос, а без этого, реально будет сложно. Если хотите взаимности - да, пожалуйста, ссылку на мои пару десятков статей, большей частью вокруг до около вычислительной математики и суперкомпьютинга с общим числом цитирования 700+ ссылок на меня готов предоставить.

 

Сайт жесть конечно

да, может и жесть, но на него уже 10 лет как ссылается Нвидия, а на вас кто ссылается,

...критикан форумный

вы наш?

 

Про multi-circuit-boards.eu странно как-то, то вы их советуете

Имха, вы бы глянули какого-нибудь производителя платок с хорошим калькулятором на сайте и посмотрели бы ценообразование.

то нет

А у них и нет того что Вы просите.

наверное у вас есть специальные супер военные производители, известные только вам, которые могут все за любой каприз, только вы это никогда ни кому не расскажете.

 

 

 

Спасибо большое, Aner, за советы!

Еще по теме TC_а. В FPGA вы можете мапить много чего, то же подключение к DDR2/3/4, отсюда и доп удобства и трудности для подсчета задержки от шара до кристала в отличии от SoC где есть жесткая привязка к шарам. Хотя и не совсем. Тот же стандарт для DDR2/3/4 позволяет менять (мапить) между собой для удобства разводки ( уходить от перекрещиваний ) шины данных побайтно, или провода внутри байта, НО! не трогая DQ0.

если к плисочасти подключать, то да, но я-то хотел удобства, и подключаться процессорной части, иметь там обычный линукс со всеми стандартными лапаками и бласами, и быструю связь с плиской, чтобы удобно считать.

 

Большинство современных вычислительных алгоритмов хорошо параллелятся, но мизерная доля вычислений обычно параллелится плохо. По закону Амдала хорошо параллельная часть ускоряется сильно, но мизерная не параллельная сильно тормозится и общая производительность бывает не ахти. Из-за этого современные суперкомпьютерные и высокопроизводительные системы гетерогенны - в них есть (как в суперкомпьютерах) графические карты, и обычные суперскалярные процессоры, каждый решает свою часть задачи в меру того, как алгоритм ложится на соответствующую процессорную архитектуру. Это еще сам Крей в конце 80-х заметил, и вскоре выпустил векторно-конвейерный C90, который хостил пул массивно параллельных T3E. И только к 2009 в мире стали строить суперкомпьютеры четко полагаясь на такие принципы - суперскалярный процессор с векторно-конвейерным и достаточно параллельным ускорителем.

 

Вот и у меня такой же алгоритм, часть которого очень хорошо параллелится и ложится на битовую архитектуру плиски (будут большие заказы, сделаю это в асике), а другая часть требует обычного процессора, ибо ветвящийся алгоритм на миллион строк кода очень плохо ложится на любую параллельную архитектуру.

 

Еще, если Orcad/Allegro не освоен вами, то некоторое время потребуется, это вам не кикад который за неделю другую можно освоить. Там много чего специфического с наворотами особено для диф пар, выравниваний.

ага, я только пару недель назад переполз на кикад, до этого пользуясь только пикадом... Оркад, вернее его представители в Германии своей медлительностью по написанию коммерческого предложения удивили, ну да и черт с ними. Как я понимаю, не сильно сложная система у меня должна получиться, и кикад (особенно благодаря доступам к скриптам) позволяет многое быстро и удобно сделать.

[EvilWrecker 0]

Зачем же так сразу на DIMMы переходить, нехорошо.

Наоборот- тот факт что делаются такие планки говорит что нет никаких предпосылок для ограничений по зеркалированию адресов для произвольного камня у которого емкость памяти от двух ранков.

И где там mirroring ...? В нелюбимой вами фриске.

Не припомню чтобы внезапно фрискейл/нхп стал любимым/нелюбимым, а вот что касается ссылки- это очевидно общие рекомендации для их девайсов, а для того чтобы найти упоминание про зеркалирование достаточно открыть документ на конкретную линейку, хоть на тот же i.MX6 в котором будет сказано следующее

А самая первая картинка из моего прошлого поста как раз из доков фрискейла :laughing:

 

Что каcается ответов iiv

Чтобы понятно на вашем уровне вам ответить, мне надобно знать ваш уровень знаний в параллельных вычислениях.

Напрасно прячетесь за детскими обидами и попыткой меряться длиной половых органов- если не можете ответить или не хотите, так и скажите: не нужно за кем-либо или чем-либо прятаться. То что ответ сведется к "специфической" реализации алгоритма это понятно , но может его специфика будет примерно на том же уровне что и качество Ваших плат или того же сайта? В смысле очередные проблемы раздутые на пустом месте?

 

Ошибаться и/или не знать- не стыдно. Стыдно когда любой вопрос в этой области вызывает боль ниже поясницы :laughing: Впрочем если не хотите отвечать могу лишь спросить пару другую ссылок где проводится "сравнение производительности" на аналогичной или близкой задаче, с интересом почитаю.

а, может и жесть, но на него уже 10 лет как ссылается Нвидия, а на вас кто ссылается

Типа сперва добейся? Это аргументация слабых- что касается ссылок на меня: к чему этот перевод стрелок? На меня никто не должен ссылаться т.к. я не представляю ничьих интересов кроме своих.

 

Но правильно ли я понял- сайт 10 лет существует именно в таком виде?

Про multi-circuit-boards.eu странно как-то, то вы их советуете

Отнюдь- просто Design Rules Kit это минимум один документ, а чаще набор: а них все прямо на сайте выложено, они так и называются- basic design rules. Чтобы понять разницу достаточно например попросить бумаги у того же немецкого Wurth(подавляющее число доступно открыто) не говоря об AT&S. Если интересно то для последнего могу скинуть пару бумаг по HDI- опять же для сравнения.

наверное у вас есть специальные супер военные производители, известные только вам, которые могут все за любой каприз, только вы это никогда ни кому не расскажете.

Ваша боль "обиды" понятна, но нет- военными дизайнами не занимаюсь, заводов у меня нет(тем более военных), а используемые фабрики могу назвать легко. Все скромно и приземленно :laughing:

 

ПС. Чисто напоследок отмечу- напрасно горите iiv: никто Вас не троллит и не пытается задеть(и я все еще обращаюсь к Вам на "Вы"), странно видеть что цитируемые посты вызывают такую реакцию. Пока что буду считать это случайностью, под вечер тяжелого дня- будто это и не Вы писали. Если же вдруг считаете что я где-то Вас прямо оскорбил, подчеркните это место- я с радостью принесу извинения, публично или в лс. Мне несложно- уж точно проще чем критиковать :laughing: