EvilWrecker 0 4 октября, 2017 Опубликовано 4 октября, 2017 · Жалоба Что такое "свичбэк" ? Грубо говоря, тромбон в один виток- который может идти по всей траектории движения проводника. Аккордеон наращивается "перпендикулярно" трассе, тромбон "параллельно"- оба на конкретный сегмент трассы, а свичбэк может выходить за пределы сегмента- "обтекает траекторию", примерно как на картинке. Ясное дело свичбэк можно вытянуть из сегментов уже положенного аккордеона и тромбона. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MaxiZ 0 4 октября, 2017 Опубликовано 4 октября, 2017 · Жалоба Что такое "свичбэк" ? Это (утрированно) одиночный тромбон. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 4 октября, 2017 Опубликовано 4 октября, 2017 · Жалоба Это (утрированно) одиночный тромбон. Именно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 6 октября, 2017 Опубликовано 6 октября, 2017 (изменено) · Жалоба а в простейшем случае: микроконтроллер - одна микросхема ddr3, в идеале выравнивать нужно вообще все? т.е. что б все проводники между микроконтроллером и микросхемой ddr3 давали одинаковую задержку? Изменено 6 октября, 2017 пользователем _alex__ Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба а в простейшем случае: микроконтроллер - одна микросхема ddr3, в идеале выравнивать нужно вообще все? Ну у вас не мк(у них не бывает ддр3 контроллера ), а полноценный проц, кроме того это не простейший случай(простейший-это PoP). Выравнивать надо все(ну кроме ресета :laughing: ), и это не идеал а обыденность. Идеал- это уже совсем другие дали. т.е. что б все проводники между микроконтроллером и микросхемой ddr3 давали одинаковую задержку? Я так понимаю вы даташиты не читали на камень? Это ваш первый дизайн с ддр3? ПС. Не узнаю сапр- в чем схема сделана? И как вы можете читать текст при такой гамме? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба PoP это Point to Point? Это вот отсюда схема: https://www.mentor.com/pcb/reference-designs/bb-bblk-000 Меня вот что интересует. Пускай между какими-то двумя микросхемами(не важно какими) есть некоторые high speed проводники. Самый часто распространенный вариант это когда требуется выравнивать задержку всех проводников? А реже когда нужно специально по каким-то отдельным проводникам выставлять запаздывание/опережение? В каких интерфейсах(помимо подключения группы микросхем ddr) применяется не сплошное выравнивание? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба PoP это Point to Point? Это Package on Package. Это вот отсюда схема: Пфф, биглбон Нашли что повторять. Меня вот что интересует. Я не понял вопрос поэтому отмечу в общем ключе- есть матч группа, в которой выравнивается все: там могут быть и SE, и диффпары и комбо. В некоторых случаях есть зависимости между разными матчгруппами. Несплошное выравнивание не осилил :laughing: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба Это Package on Package. Пфф, биглбон Нашли что повторять. Я не понял вопрос поэтому отмечу в общем ключе- есть матч группа, в которой выравнивается все: там могут быть и SE, и диффпары и комбо. В некоторых случаях есть зависимости между разными матчгруппами. Несплошное выравнивание не осилил :laughing: "не сплошное" выравнивание это я имел ввиду часто ли встречается необходимость выставления определенной разницы в задержках между проводниками(группами проводников)? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба "не сплошное" выравнивание это я имел ввиду часто ли встречается необходимость выставления определенной разницы в задержках между проводниками(группами проводников)? В мире хайспидов это обыденность. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба В мире хайспидов это обыденность. приведите примеры интерфейсов(помимо ddr dimm), где между некоторыми проводниками этого интерфейса требуется выставлять определенную разницу в задержках. Наверно PCI? Что еще? Что б был понятнее мой вопрос, приведу примеры, где никакие разницы в задержках не нужны: USB, flash SPI. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба приведите примеры интерфейсов(помимо ddr dimm), где между некоторыми проводниками этого интерфейса требуется выставлять определенную разницу в задержках. Наверно PCI? Что еще? Зачем так скромно- просите(нет- требуйте!) сразу личную аудиенцию с обучением. Надо еще отдельного синьора позвать чтобы гуглил. Что б был понятнее мой вопрос, приведу примеры, где никакие разницы в задержках не нужны: USB, flash SPI. С чего вы взяли что в усб не важны задержки? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_alex__ 0 7 октября, 2017 Опубликовано 7 октября, 2017 · Жалоба а в usb требуется разность в задержках по сигнальным проводникам? я прошу аббревиатуры интерфейсов привести где такое используется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vladec 7 9 октября, 2017 Опубликовано 9 октября, 2017 · Жалоба я прошу аббревиатуры интерфейсов привести где такое используется. Да хоть обычный Ethernet. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
diesel082 0 3 ноября, 2017 Опубликовано 3 ноября, 2017 · Жалоба Всем привет. Решил тоже заглянуть и поприставать к Вам (ко всем) с вопросами по трассировке DDR. Кто ответит - буду весьма признателен. Вот вопросы: 1. Подскажите, из всех цепей групп адресов, клока, даннх, команд какие цепи должны быть самые длинные? Цепи клока? Если да, то на сколько длиннее самой длинной цепи в пределах одного байта? 2. Слышал что у клока есть требование к определенной длине линий, например 2,25 дюйма (информация с IMX6DQ6SDLHDG.pdf) Хотя это может быть требование именно для клока с применением процессора IMX6DQ6SDLHDG 3. Обязательна ли трассировка всех цепей одного байта в одном слое для DDR3? Или можно в смежных слоях с общим опорным слоем делать и достаточно? 4. Что если в части опорного слоя применить плейн питания, можно так (я по краям плейна 0,01 мкФ конденсаторы по всему плейну постовлю от перепадов напряжения по плейну) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Inpharh 0 22 января, 2018 Опубликовано 22 января, 2018 · Жалоба Всем привет. Решил тоже заглянуть и поприставать к Вам (ко всем) с вопросами по трассировке DDR. Кто ответит - буду весьма признателен. 1. Обычно даётся разбежка плюс-минус относительно клока, либо разница между максимальной и минимальной длинами сигналов в группе байт+строб, у меня часто самыми длинными оказываются адреса. В одном из частных случаев например 9пс максимальная разница в группе байт+строб. 2. Скорее всего частный случай указанного процессора. 3. Можно в смежных, обычно так и делаю. 4. Скорее всего да, но никогда так не делал. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться