[EvilWrecker 0]

так я же и поставил в 2мм от корпуса (первый ряд в 2мм, второй в 3мм) разве это не близко?

 

В данном случае расстояние "до корпуса" несколько вторично, поскольку под корпусом у Вас проводники еще тянутся и тянутся. Упомянуто было это расстояние к тому, что на первой картинке все стоит в одном слое, соответственно предлагаемые изменения выглядели бы так:

 

- задвинуть резисторы максимально близко к корпусу микросхемы

- под ней уже все подчистить, поукорачивать и привести в порядок

 

Т.е одно одно тянет другое, второе третье и и т.д.

 

правильно, поэтому я взял две такие пары, дискретизовал их конечными элементами, записал уравнение Максвелла, ввел граничное 160МГц по первой паре, и посчитал распределенный S-параметр на второй паре, даже не явную разностную схему не пришлось использовать, прямой решалкой с маленькими шажками все устойчиво сошлось и показало мне, что влияние будет довольно маленьким. Как такое будет работать на других частотах и других геометриях, у меня чувства нет, но по задаче мне же это не требуется.

 

Это похвально что Вы владеете теорией на таком уровне(я даже завидую слегка), однако повторюсь дело не влиянии между проводниками- вроде у IEEE было несколько бумаг с теоретическими выкладками, которые показывают именно проблемы возникающие при прокладке хайспидов под прямым углом: пока был членом достаточно долго изучал соответствующий тему. Примерно все из той же степи, что и срезание угла на 90гр повороте у проводника. Т.е речь идет о целостности сигнала внутри пары/проводника.

 

Вопрос, может мне стоит делать пару либо полностью по верхнему, либо полностью по нижнему слою, так вроде правильнее, скажите, пожалуйста?

 

Сложно точно сказать потому что для оценки у бга должны быть как минимум все фанауты поставлены на внутренние слои, но по вашей картинке все выглядит так что должно вполне умещаться на одном.

 

упрусь но не сдамся и сделаю это все на 4-х слойке с 0.25мм дырками и 0.102 или 0.088 толщиной между крайними слоями. Денег на более дорогой дизайн у меня нет, я из своих эту разработку финансирую.

 

Понятно :laughing: Тем не менее скажу Вам что разница в цене мелу 4 и 6 слоями не гигантская от слова "совсем". Это так, на всякий.

 

длина корпуса 1мм, ширина 0.5мм, ширина контактных площадок 0.2мм, то есть расстояние между контактами 0.6мм.

 

Очевидно что для падов и расстояния между ними у Вас неправильные цифры- такое не снилось даже яблочникам. Тут даже если в 2 раза увеличит пад, все равно мало :laughing:

 

а этот термин я еще не знаю, пожалуйста, подскажите, к чему он относится, а то гугл что-то не то выдает.

 

Посмотрите тут

 

спасибо! Лестно! Я по профессии - вычислительный математик, но жизнь заставила, в прошлом году около 50кв м плат сам спроектировал и спаял, поэтому, когда я что-то новое делаю, меня по всем темам электроникса и колбасит sm.gif

 

Понятно- тогда со своей стороны тролить смысла не вижу, желаю успехов(без сарказма).

[iiv 16]

Огромное спасибо, EvilWrecker, а также всем помогающим и сочувствующим,

 

Очевидно что для падов и расстояния между ними у Вас неправильные цифры- такое не снилось даже яблочникам. Тут даже если в 2 раза увеличить пад, все равно будет мало :laughing:

 

Резисторы перерисовал, я знаю, что они бывают именно такими широкими, но я больше тысячи таких конденсаторов 0402 на так нарисованные пады уже своим LitePlacerом поставил, и все работает, а вот 0603 и 0805 по такому дизайну катушек 5 наверное уже поставил. Обычно проблем нет, и места на плате меньше занимает. Не спорю, 0402 резисторы еще не ставил, надобности не было, поэтому на всякий случай перерисовал.

 

Попробовал перерисовать дорожки, резисторы правда дальше уже не задвинулись, при 0.125мм допусках не получается, а ниже не хочется падать.

 

Пожалуйста, вдруг Вам EvilWrecker или кому-то еще из читателей этой ветки будет не сложно взглянуть и покритиковать, что получилось. В аттаче положил как пикадовский исходник, так и герберы.

 

Спасибо!

 

ИИВ

[EvilWrecker 0]

Двигаетесь в позитивном направлении, однако:

 

- диффпары нужно разводить максимально симметрично, в том числе в в соединениях с компонентами

- плохая геометрия меандров

- не надо ставить сквозные виа на пады 0402, тем более такие здоровые

- не нужны здесь такие виа, 0.2/0.45 в самый раз- никакого колоссального скачка в цене это не даст. Ставить 0.3/0.6 сюда, тем более в целях экономии это бред.

- трассы в 0.15 тоже очень сомнительно

- резисторы все также далеки от нужного места :laughing:

 

 

Имха, вы бы глянули какого-нибудь производителя платок с хорошим калькулятором на сайте и посмотрели бы ценообразование.

 

ПС. Шутки ради может приложу ближе к утру свои эксперименты с вашей платей.

[blackfin 14]

Пожалуйста, вдруг Вам EvilWrecker или кому-то еще из читателей этой ветки будет не сложно взглянуть и покритиковать, что получилось. В аттаче положил как пикадовский исходник, так и герберы.

Вот Вы жаловались, что размеры ПП не позволяют Вам выбрать FPGA в большом корпусе и поэтому Вы выбрали корпус BGA256 с шагом 0,8 мм.

И что мы видим по факту? Куча LVDS проводников выходящих далеко за периметр BGA плюс куча согласующих резисторов съевших и без того ограниченную площадь ПП.

 

Меж тем у Xilinx'а в Artix'ах (XC7A15T, XC7A35T и т.д.) терминаторы уже встроены в FPGA при том, что корпус CSG324 с шагом 0,8 мм всего на 1,6 мм шире выбранного Вами BGA256:

The HR I/O banks have an optional on-chip split-termination feature very similar to the 3-state split-termination DCI feature available in the HP I/O banks. Similar to the 3-state split-termination DCI in the HP banks, the option in the HR banks creates a Thevenin equivalent circuit using two internal resistors of twice the target resistance value. One resistor terminates to VCCO and the other to ground, providing a Thevenin equivalent termination circuit to the mid-point VCCO/2. The termination is present constantly on inputs, and on bidirectional pins whenever the output buffer is 3-stated.

The differential termination (DIFF_TERM) attribute supports the differential I/O standards when used as inputs. It is used to turn the built-in, 100Ω, differential termination on or off. The on-chip input differential termination in 7 series devices provides major advantages over using a discrete resistor by removing the stub at the receiver completely and therefore greatly improving signal integrity.

Additionally it:

• Consumes less power than DCI termination

• Does not use VRP/VRN pins (DCI)

This attribute can be applied to input pins for the following I/O standards:

• LVDS

• LVDS_25

• MINI_LVDS_25

См. UG471 (v1.8), стр. 33

[EvilWrecker 0]

Вот Вы жаловались, что размеры ПП не позволяют Вам выбрать FPGA в большом корпусе и поэтому Вы выбрали корпус BGA256 с шагом 0,8 мм.

И что мы видим по факту? Куча LVDS проводников выходящих далеко за периметр BGA плюс куча согласующих резисторов съевших и без того ограниченную площадь ПП.

 

+1. А еще тратите(речь о ТС) время на то чтобы перенумеровать пины бга от 1 до 256(т.е только числа), вместо стандартного цифро-буквенного. И закидываете триллион падов на exposed pad к ацп. Ужас :laughing:

 

Есть ощущение что где-то также запоролись с мапиногом выводов- некоторые диффпары очень уж криво идут, + и - слишком далеко лежат друг от друга. Ну и большие сомнения по поводу правильности футпринта под плис: 0.3 мм это несерьезно.

[EvilWrecker 0]

Как и говорилось попробовал сегодня пару минут поиграться с вашей платой()- что можно сказать:

 

- 99.99% вероятности что провалились с мапингом, не может в таком корпусе так разбивать диффпару(см.картинки). Не верю :laughing:

- не свапаете диффпары между собой,хорошо видно со стороны ацп(последние пары сверху слева)

- терминаторы съедают немыслимую площадь, из-за этого и был весь сыр бор в соседних темах? Короче говоря, правильно Вам blackfin про хилых говорит.

- что ацп, что терминаторы можно поставить гораздо ближе чем сейчас(см.картинки), заодно сделав хоть что-то как просит документ "Using Differential I/O (LVDS, Sub-LVDS)

in iCE40 LP/HX Devices"

 

В общем, судя по всему сами себя перехитрили :santa2: .

 

 

 

[bigor 0]

В аттаче положил как пикадовский исходник, так и герберы.

Смотрите приаттаченый файлик.

Там есть паттерны похожих на ваши компонентов - сделаны согласно IPC. Попробуйте доделать паттерны своих компонентов как на предложенных.

Так же для одной из дифпар прописал правила - сделайте для остальных. Это здорово упростит трассировку.

Ширина линий дифпары и зазор между ними рассчитаны под 100Ом для препрега 3313.

Попробуйте посвапить пины в ПЛИСине - сейчас очень "некрасиво" все стоит.

Применяйте переходное 0,2/0,45 - я его добавил в проект. С таким переходным все разведется красиво. На стоимость платы это никак не повлияет.

only_lvds_1_pcb.zip

[EvilWrecker 0]

Смотрите приаттаченый файлик.

 

Это пикад, позвольте спросить? Не могу заимпортировать в альтиум.

[iiv 16]

Как и говорилось попробовал сегодня пару минут поиграться с вашей платой()- что можно сказать:

 

Огромное спасибо, что помогаете!!!

 

- 99.99% вероятности что провалились с мапингом, не может в таком корпусе так разбивать диффпару(см.картинки). Не верю :laughing:

 

на вашем рисунке маппинг полностью совпадает с моим. И, именно так вначале я развел, когда открыл тему... Но... Посмотрите, пожалуйста, на свою разводку. А вот теперь если добавить питание на ноги K2, L2 - то места на них нет, и надо перекидывать пары куда-то в сторону...

 

В этом собственно была моя основная загвоздка. То есть ставить глухие виа прямо на пад и не париться? Но опять же это дороже получается. В тех процессе, что я планировал, я могу со стенсилом и доставкой уложиться в 250бакс, а с глухими виа, 0.2мм дырками это будет 500 (я считал, что мне нужно 3 разных прототипа в панели по 10 штук каждого). Я понимаю, что можно сказать, если денег нет, нех этим заниматься, но я смотрю на эту задачу именно с точки зрения разумности применения технологий.

 

Маппинг еще раз перепроверил, (по крайней мере те 17 дифф пар, которые я использую) он совпадает с iCE40PinoutHX8K.xlsx c сайта Латтиса.

 

Это пикад, позвольте спросить? Не могу заимпортировать в альтиум.

у меня тоже не читается, хотя заголовок пикадовский, если внутрь посмотреть. Вдруг Вам будет не сложно перезалить заново, может в текстовом формате? Спасибо!

[bigor 0]

у меня тоже не читается, хотя заголовок пикадовский, если внутрь посмотреть. Вдруг Вам будет не сложно перезалить заново, может в текстовом формате? Спасибо!

ASCII во вложении. 2006-й.

only_lvds_1_ascii_pcb.zip

 

В этом собственно была моя основная загвоздка. То есть ставить глухие виа прямо на пад и не париться?

Зачем так сложно.

Просто нужно сопоставлять: если использовать BGA0,8 - нужно применять сквозные как минимум 0,25/0,45. А лучше 0,20/0,45.

Нет возможности ставить такие "маленькие" переходные - применяйте BGA с большим шагом, либо готовьтесь к большому рукоблудию...

А глухие виасы это уже для совсем мелких BGA-чипов.

... с глухими виа, 0.2мм дырками ...

Никто не говорит о глухих переходных 0,20мм. Тем более что глухие, как правило, начинаются с диаметра 0,15мм. Это обычные сквозные переходные.

Конечно, если закладывать глухие переходные, то ценник растет сразу и сильно, но у Вас проект не требует такого - все должно поместится на 4-х слоях и так.

 

ЗЫ - какой смысл Вы вкладывали в соединение пада BGA и рядом стоящего (впрытык) переходного полигоном, а не проводником?

[EvilWrecker 0]

ASCII во вложении. 2006-й

 

Благодарствую, смог открыть :beer:

 

на вашем рисунке маппинг полностью совпадает с моим

 

Конечно совпадает- родной нетлист использую. Другое дело:

 

Но... Посмотрите, пожалуйста, на свою разводку. А вот теперь если добавить питание на ноги K2, L2 - то места на них нет, и надо перекидывать пары куда-то в сторону...

 

В этом собственно была моя основная загвоздка. То есть ставить глухие виа прямо на пад и не париться? Но опять же это дороже получается. В тех процессе, что я планировал, я могу со стенсилом и доставкой уложиться в 250бакс, а с глухими виа, 0.2мм дырками это будет 500 (я считал, что мне нужно 3 разных прототипа в панели по 10 штук каждого). Я понимаю, что можно сказать, если денег нет, нех этим заниматься, но я смотрю на эту задачу именно с точки зрения разумности применения технологий.

 

Цели развести плату и не стояло :laughing: - только показать что у вас далеко не самый лучший мапинг, совершенно дикие нормы и большие расхождения с требованиями производителя. Что касается "влезет не влезет"- я бы наверное и VIP воткнул, срезав еще больше расстояние, но все разводится с адекватными нормами и без них.

 

Просто нужно сопоставлять: если использовать BGA0,8 - нужно применять сквозные как минимум 0,25/0,45. А лучше 0,20/0,45.

Нет возможности ставить такие "маленькие" переходные - применяйте BGA с большим шагом, либо готовьтесь к большому рукоблудию...

А глухие виасы это уже для совсем мелких BGA-чипов.

 

+1. Поддерживаю полностью.

 

 

[iiv 16]

Всех с наступившим Новым Годом и наступающим Рождеством!

 

Попробовал перейти на Альтеру МАХ10, стало гораздо удобнее...

 

Понимаю, что назовете рукоблудием, но, вдруг кто покритикует или отговорит.

 

Специально 2 и 3 слои не выложил, так как в них только огромные полигоны и без них в худшем случае 30мОм сопротивление силовой (при 100мА), и разброс в lvds только 7мм при тактовой 160МГц при требуемой точности 290пс.

 

Да, в самой плиске PLL могу не пользовать, только 3 внешних клока 160, 25 и 20МГц.

 

Плиска теперь 10M16DAF256 в 1мм 16х16 БГА корпусе, тут в этот корпус почти всю линейку можно засунуть, пробно дизайн уже влазит в 08, но не факт, что аппетиты не поднимутся и придется 16 или даже 40 ставить.

 

Не пинайте, пожалуйста, сильно, просто денег жалко, вот и пытаюсь сэкономить

 

Спасибо!

[EvilWrecker 0]

Здравствуйте,

 

И Вас с Наступившим :santa2: Касательно упомянутых вопросов:

Понимаю, что назовете рукоблудием, но, вдруг кто покритикует или отговорит.

Ну я так точно- как никак смесь хобби и спорта

Специально 2 и 3 слои не выложил

Не надо стесняться -выкладывайте, а еще лучше целым псб файлом.

и разброс в lvds только 7мм при тактовой 160МГц при требуемой точности 290пс.

Это к чему и откуда?

Не пинайте, пожалуйста, сильно, просто денег жалко, вот и пытаюсь сэкономить

А надо- судя по приложенным картинкам почти все что было сказано в этой теме прошло впустую. Сможете например прокомментировать обведенные участки?

 

 

[iiv 16]

Не надо стесняться - выкладывайте, а еще лучше целым псб файлом.

не, стесняюсь...

А надо - судя по приложенным картинкам почти все что было сказано в этой теме прошло впустую. Сможете например прокомментировать обведенные участки?

не, в первую очередь уяснил, что

 

1. лучше больше с Латисом и его дибильными LVDS парами без встроенных резисторов и разбросанными на 4 пина не связываться.

2. БГА в 1мм лучше, чем 0.8мм :)

3. У Альтеры проще питание, кучкой по центру :)

 

ну да, а в остальном продолжаю спортивно экономить, ибо демо борды от Техаса с 8-ю слоями по 3кв дм имеются, и, если совсем будет плохо, то их перерисую и попользую.

 

Из того, что обвели, большая часть - это переходные диаметром 0.3мм, на которые поставлены 0402 конденсаторы. Там, где конденсаторы или другие пассивы друг на друга слегка наезжают, проблем не должно быть, мой станок их ставит, я много раз так делал, там есть опция заходить слева/справа, то есть компонента идет почти вертикально, но слегка боком, и потом впритык встает. Спаял так реально десятки квм плат силовой, 0402 правда еще ни разу так не ставил, но, не думаю, что будут проблемы, 0603 и все, что выше ставятся идеально.

 

Из большого, обведенного на первой картинке - кварцы, один LMK61A2 (слева), другой AOCJYR (справа).

 

Меня больше питание плиски и ее интерконнект волнует, остальное я уже много раз разводил и работало, а вот с плисками только пока чужие борды пользовал.

[EvilWrecker 0]

лучше больше с Латисом и его дибильными LVDS парами без встроенных резисторов и разбросанными на 4 пина не связываться.

Просто его надо уметь готовить- да и черт с ним.

БГА в 1мм лучше, чем 0.8мм

Вот только на рисунках это преимущество не используете- да и есть сомнения по поводу футпринта для бга. Да и остальные футпринты как кривыми были так и остались.

У Альтеры проще питание, кучкой по центру

Не играет роли когда кладутся пара переходных на 2+ десятка шаров, питание уже сделано неправильно. Подозреваю что на внутренних полигонах тоже есть на что посмотреть :laughing:

Из того, что обвели, большая часть - это переходные диаметром 0.3мм, на которые поставлены 0402 конденсаторы.

Ага, они самые- в смысле, как ставить их планируется если у вас сквозное переходное больше пада?

Там, где конденсаторы или другие пассивы друг на друга слегка наезжают, проблем не должно быть, мой станок их ставит, я много раз так делал, там есть опция заходить слева/справа, то есть компонента идет почти вертикально, но слегка боком, и потом впритык встает.

Это не слегка, а конкретная грязь- так даже для кустарных девайсов делать не стоит.

Из большого, обведенного на первой картинке - кварцы, один LMK61A2 (слева), другой AOCJYR (справа).

Та же история что и с переходными в падах и наложением- никуда это не годится.

Меня больше питание плиски и ее интерконнект волнует, остальное я уже много раз разводил и работало, а вот с плисками только пока чужие борды пользовал.

Вот и покажите что у Вас на 2 и 3 слое .Что касается второй части предложения- позвольте поинтересоваться, что такое "остальное", и что такое "работало"?