VCO 0 30 апреля, 2017 Опубликовано 30 апреля, 2017 · Жалоба Вот структура чего хочу Ужос :blink: Что Вам нужно на финише? QuickSyn, или что-то круче? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 30 апреля, 2017 Опубликовано 30 апреля, 2017 · Жалоба По шумам до квинсина не допрыгнешь тут. А вот по скорости - реально. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Habibulin 0 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба В первом каскаде синтеза ставьте HMC704 и не сношайте себе мозг. Реально, 698 даст выигрыш 2-3 дБ при несравнимо большей стоимости. Для очистки совести можете воткнуть активный интегратор и завести режим HiK в 704. А ДДС какую частоту должен выдавать? 100-200 МГц Ужос :blink: Что Вам нужно на финише? QuickSyn, или что-то круче? На выходе нужно 10-20 с хорошими (сколько получиться) ФШ и возможность мелкой и быстрой перестройки. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба Тогда уж лучше 200-400 где-то. 100 МГц мало для 698. Часа через два посчитаю и выложу характеристики. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Habibulin 0 2 мая, 2017 Опубликовано 2 мая, 2017 (изменено) · Жалоба В первом каскаде синтеза ставьте HMC704 и не сношайте себе мозг. Реально, 698 даст выигрыш 2-3 дБ при несравнимо большей стоимости. Для очистки совести можете воткнуть активный интегратор и завести режим HiK в 704. А ДДС какую частоту должен выдавать? 698 ставил чтобы по SPI не шить каждый раз. А что за HiK для 704? Тогда уж лучше 200-400 где-то. 100 МГц мало для 698. Часа через два посчитаю и выложу характеристики. Так а 5000 на 400 ровно не делятся!? Понял там же 4/5 делитель Изменено 2 мая, 2017 пользователем Oleg55 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба Примерно 200-400. К тому же не надо делить ровно. У вас же ДДС - очень гибкая микросхема. И программируемый 698 еще гибкости добавляет. Примерно так получается. Сразу видно, что формирование тактухи неудачное. ДДС тонет в ее шумах. Файл с 704 посчитан в ADISimPLL 4.20.02 С 698 - в HITTPLL PLLs.zip Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Habibulin 0 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба Примерно 200-400. К тому же не надо делить ровно. У вас же ДДС - очень гибкая микросхема. И программируемый 698 еще гибкости добавляет. Примерно так получается. Сразу видно, что формирование тактухи неудачное. ДДС тонет в ее шумах. Файл с 704 посчитан в ADISimPLL 4.20.02 С 698 - в HITTPLL Не правильно выбрана тактовая частота для DDS? А куда смотреть чтобы правильно её рассчитать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба Частота правильная, способ ее формирования вызывает сомнения. Есть потенциал снижения до синей кривой, но нужно отказаться от ФАПЧ с КР ГУН и делать умножение. Вижу, заложили кварц с внутренним умножением - лучше без, если старение 0,5 ppm/год устроит. Шумы будут ниже на 10 дБ. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 2 мая, 2017 Опубликовано 2 мая, 2017 · Жалоба Частота правильная, способ ее формирования вызывает сомнения. Есть потенциал снижения до синей кривой, но нужно отказаться от ФАПЧ с КР ГУН и делать умножение. Я тоже хотел умножение предложить, но уж больно хлопотно с его 100 МГц. С 500 МГц - нормально. Но тут пока не понятно, сможет ли Олег оседлать ДНЗ, так как готовых умножителей на 7 не нашёл. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 3 мая, 2017 Опубликовано 3 мая, 2017 · Жалоба Ну да, 698 не катит с такой тактухой. Если с умножителями не выходит можно и заказать что-то типа такого http://nppstr.ru/images/PLOxKx-H_1703r_Datasheet.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Habibulin 0 3 мая, 2017 Опубликовано 3 мая, 2017 · Жалоба Ну да, 698 не катит с такой тактухой. Если с умножителями не выходит можно и заказать что-то типа такого http://nppstr.ru/images/PLOxKx-H_1703r_Datasheet.pdf А почему не катит? 100 МГц мало? Вы же предлагали 704 поставить с ним то все норм? Если не нравится сам принцип формирования 3500МГц с помощью фапч, то в чем проблема? В том что у фапчеваного крайстековского гуна ФШ будут хуже чем у умноженого кварца. Но насколько хуже? Я планируют получить около -110дБн/Гц. У меня есть синтезатор на крайстековском гуне с ФШ -105дБн/Гц на частоте 2525, я им затактировал отладочную плату с DDS AD9914, ддс перестраивал от 100 -200 МГц, все это добро подал на синтезатор 702 с гуном HMC587 и петлей на opa211 на выходе 5-10ГГц с ФШ -95 на 5 и -90 на 10 при отстройки на 1кГц и меня это устраивает. Так вот возвращаемся к началу вопроса, если я вместо зафапчованной опоры буду использовать опору от умноженного кварца то насколько я выиграю? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dr.Drew 4 3 мая, 2017 Опубликовано 3 мая, 2017 (изменено) · Жалоба Синяя кривая до 1 МГц - Ваш предел. Изменено 3 мая, 2017 пользователем Dr.Drew Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 3 мая, 2017 Опубликовано 3 мая, 2017 · Жалоба Синяя кривая до 1 МГц - Ваш предел. А там полоса широкая не нужна. Надо пересчитывать на полосу до 1 кГц и более дешёвую микросхему в ADIsimPLL. ADF4106 вполне подойдёт. Как-то так:3500.7z Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 4 мая, 2017 Опубликовано 4 мая, 2017 · Жалоба Кто-то смог посмотреть мой проект в ADIsimPLL? Если нет, то извините, буду посмотреть - почему. Но суть мысли в моём последнем посте изложена... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Habibulin 0 5 мая, 2017 Опубликовано 5 мая, 2017 · Жалоба Кто-то смог посмотреть мой проект в ADIsimPLL? Если нет, то извините, буду посмотреть - почему. Но суть мысли в моём последнем посте изложена... Все норм открывается. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
