Val

Наверное он имел в виду использование хардварного суматора в слайсе <{POST_SNAPBACK}> Совершенно верно. В слайсе содержатся доп. элементы для построения сумматора. При описании: A <= B + C; синтезируется схема с расходом 1 LUT на 1 разряд сумматора. Но как отсюда вывести знаковое переполнение я так и не придумал. При описании: A(n) <= B(n) xor C(n) xor CARRY(n-1); CARRY(N) <= (B(n) and C(n)) or (CARRY(N-1) and (B(n) or C(n)); или ему подобном, каждому A(n) и CARRY(n) соответствует отделная LUT. В результате расход слайсов в два раза больше.

Подскажите как докачать файл с рапида. После 3 часов перекачки 39М из 40М разорвалось соединение и качалка отказывается докачивать последний мегабайт, пишет "изменился размер файла". Что то можно сделать, или начинать качать заново?

Это всё понятно, вопрос в том, как объяснить синтезатору, что это сумматор, а не просто комбинационная схема.

был, только к сожалению сумматоров и аккумуляторов со знаковым переполнением там нет.

Подскажите как описать на VHDL в поведенческом стиле сумматор или аккумулятор со знаковым переполнение, так что бы синтезатор (ISE) правильно его распознал как сумматор или аккумулятор. Проблема заключается в том, что при всех моих попытках реализации в FPGA (Spartan-3) структурного описания сумматора со знаковым переполнением не используются цепи переноса и на один разряд сумматора расходуются 2 LUT, в то время как в правильно опознаном аккумуляторе (без переполнения) на один разряд сумматора тратиться только 1 LUT и цепи переноса.

Помогите начинающему! Для отладки устройства на Spartan-3 необходимо подключить его к шине ISA ПК (просто есть готовый стенд). Проблема заключается в том, (если я правильно понял из форума и datasheeet) что Spartan-3 не допускает подачу на свои выводы напряжения выше Vcc+0.5В (для стандартов LVCMOS и LVTTL это означает 3.3+0.5=3.8В), а шина ISA - 5-вольтовая. Думаю, что можно использовать резисторы или буферные микросхемы с LVTTL/LVCMOS выходными уровнями, совместимые с 5-вольтовыми входными сигналами. Подскажите какой из предложенных вариантов может быть использован, а если это возможно то какие резисторы и какие буферные микросхемы подойдут для этих целей. Может кто знает другие варианты рещения. Спасибо.

Нужна консультация по LVDS для Xilinx - Spartan-3. Необходимо завести в ПЛИС дифференциальный тактовый сигнал со след. характеристиками: Высокий уровень: мин=3.75В, ном=4В, макс=4.2В Низкий уровень: ном=выс. ур. - 0.1В Дифференциальное напряжение: ном=220мВ. Можно ли использовать для этих целей входной буфер LVDS?

Нужен даташит Spartan-3 на русском языке. Может кто встречал в сети. Оставьте ссылочку.

Ostec У меня в некоторых проектах выдаётся сообщение, без указания от какой программы, о достижении лимита памяти и при нажатии на ОК ModelSim 5.7G сворачивается. Причём это происходит не только на моих проектах но и на примерах из состава ISE, но не на всех. Проверял на двух компах, одно и тоже. Мне всё таки кажется, что лицензия кривая.

ИМХО, этот текст нужно отправить ручками. <{POST_SNAPBACK}> А нельзя ли поподробнее, честно говоря из Вашего объяснения я ничего не понял. Что я должен сделать и куда отправить?

Не могу понять, что я не так делаю. При установке ModelSim SE 5.7G ставлю опцию "Starter", программа сама формирует запрос лицензии, после заполнения всех строчек пишет, что лицензия будет выслана мне на email и на этом всё заканчивается. Но лицензии нет уже в течении месяца. Может кто знает в чём дело?

К кому лучше обратиться в Москве для изготовления трёхслойной ПП небольшого размера 50мм х 50мм с металлизацией отверстий или без неё.

У кого в Москве можно купить керамический фильтр 1575.42МГц Murata DFC21R57P002HHA или аналогичный.

Как оказалось проблема была с лицензией. Теперь отдельные проекты на VHDL моделируются, но при попытке промоделировать проект со схемой верхнего уровня выдаётся сообщение об ошибке: Error: The ModelSim Evaluation memory limitation has been reached. и ModelSim закрывается. Может кто знает, где крутить?

При попытке запустить функциональную симуляцию проекта из Xilinx ISE в симуляторе ModelSim XE II 5.7g, после загрузки модулей выдаётся соббщение: # Error loading design # Error: Error loading design # Pausing macro execution # MACRO ./pn_gen_test.fdo PAUSED at line 8 Помогите найте причину ошибки.