Перейти к содержанию
    

7off

Участник
  • Постов

    14
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Посетители профиля

870 просмотров профиля
  1. Спасибо за ответы. Не подскажете, в каких менторовских пакетах есть L-comp. Судя по всему это моделиться в каком-нибудь 3д-солвере и подбираются оптимальные значения loop angle, LPad_gap, LVss_gap в зависимости от пина.
  2. Господа инженеры, всем здравствуйте!!! Наткнулись на интересный дизайн печатной платы, где реализован не обычный подход трассировке шины данных в DDR4. Именно интересует, зачем так сделано подключение дорожки бита данных к пину разъема. Есть ли у кого-нибудь мануалы на тему подобных подключений? Сигнальный и опорный слой на просвет: Проводники битов данных во внутреннем слое: Опорный слой с землей (симметричный с двух сторон): Общий вид (фиолетовый и синий - стробы):
  3. Это печально. Про оптимизацию с полигонами, написано выше. Это имеет значение, но на конкретных случая. Про основные функции развязывающего конденсатора написано выше. Тяжело быть наверное тролем ! Делаешь вид, что познал "Дзен", а по факту что мы видим … По делу пиши, у тебя уже 2 107 сообщений. Главное не качество, а количество что ли ?
  4. Оптимальный вариант, это как на рисунке приложенном ниже. А еще лучше не два толстых проводника на контактную площадку, а полигоном залить что бы совсем минимизировать индуктивность. Уменьшить ее индуктивную реактивную составляющую и как следствие комплексное сопротивление цепи питания. По своей сути развязывающий конденсатор обеспечивает следующие основные функции: - Подавление помех, генерируемых ИМС (при переключении каскада вентилей, логики и прочего) - Обеспечение переходных токов, связанных с работой и поддержкой рабочего напряжения - Формирование пути возвратных токов сигнала И это все замечательно. Получается, что вариант 2 лучше, нам же надо все таки препятствовать эмиссии помех в цепи печатного узла. С другой стороны через цепь развязки к микросхеме протекают возвратные токи сигналов, токи потребления от источника питания, токи помех – генерируемые другими микросхемами… Хорошо, что ферритовый помехоподавляющий компонент L стоит. Так как Вы ставите LC на один пин, предполагаю там питание PLL. Вы же не будите ставить на каждую ножку питания МК LC. Тогда, лучше поставить еще кондера после L т.к. при таком подключении для развязки питания, полное сопротивление относительно терминала высоко. А если вы щедрый товарищ и на всякое питание ИС ставите L, то можно и не заморачиваться на замыкании помехи на конденсаторе, она все – равно будет подавлена L. Хотя ставить, как на первом рисунке было бы признаком хорошего тона. Вот на хаб fast usb 2.0. Архитектура микросхемы такова, что земля на пине не замкнута через конденсатор. А вообще конечно это все в теория и на практике конденсаторы ставятся на обратной стороне печатной платы, связанный через переходные. Т.к. плотность монтажа все выше и выше, обычно ставить конденсаторы на одной стороне с МК – это не позволительная роскошь. И поднимать вопрос о критичности их размещения имеет смысл только тогда, когда ясно, что ВЧ и очень ВЧ и время нарастания фронта мало или это аналог. В противовес, как почва к размышлениям привожу еще рисунок выше ;)
  5. Доброго времени суток. Интересует ответ на вопрос, да и вообще ваше мнение по поводу разброса длин проводников в группе у параллельных интерфейсов. То есть, как посчитать конкретные значения (пределы) длинны за которые лучше не переваливать. К примеру есть параллельный RGB 24 bit’s, который идет от контроллера до сериалайзера. Так вот, какова допустимая максимальная разница в длинах между проводниками внутри интерфейса? Разрешение 1920x1080, частота обновления 60 Гц, как я понимаю: 1920*1080*60 = 124416000, значит частота где-то 125 МГц Собственно отсюда, длина волны = (299 792 458 м/с) / 125000000 Гц = 2.4 м Следует, что максимальная электрическая длинна 2.4 м * (1/16) = 0.15 м = 150 мм (Максимальной длинная проводников при которой, гарантированно будет работать) С длинной вроде бы ясно, а вот с разбросом нет, кто знает подскажите пожалуйста. Это актуально для параллельных интерфейсов ?
  6. Если я вас правильно понял, то речь о различных исполнениях монтажа. Если, да, то вот что могу посоветовать... В DxDesigner вкладка View->Other Windows->Variants Там можно создать разные исполнения (установить свойство unplaced или DNP). К примеру, в схеме поставить параллельно несколько конденсаторов, на плате установить их в одно и тоже место друг на друга и в Variants сделать разные исполнения. Когда будешь делать Part Lister, он же BOM файл, то в нем останутся нужные компоненты без DNP.
  7. Полностью с вами согласен. Спасибо за наводку, уже что-то :fman:
  8. Конденсаторы 0.1 мкф и 1 мкф. Норм? 0.1 мкф ближе к микросхеме. Питание +1.8В и+3.3В) Толщина платы 1.6 мм. Да, электронов столько же и количество земляных должно быть такое же =)) А как же холивары о том, что индуктивность у переходного (В.2) больше, чем у полигона (В.1). Конечно может наставить много переходных, будет параллельное подключение индуктивности и в теории она будет меньше. Но в таком случае переходные режут внутренние слои... Собственно опят же в каких случаях надо уделять таким нюансам внимание ?
  9. Здорово. Может еще кто-нибудь практикует это... может кто статейку подкинет =)
  10. Добрый день, товарищи !!! Вот возник вопрос, и мне интересно ваше мнение на этот счет. Заранее прошу прощение, если этот вопрос уже неоднократно поднимался и прошу сильно не пинать. Гуглил и пытался найти ответ, но для себя вопрос остался открытым… Собственно сам вопрос: “Как правильнее располагать фильтрующие конденсаторы в обвязке микросхем?”. Для конкретики предлагаю пример. Микросхема TXB0304RSVR. Там SPI и, как я понимаю время нарастания фронта tf = 2.5 ns, то есть речь идет не о как-то быстродействующий контроллерах типа PCIe свич и т.д., а о типичных микросхемах, которые работают на не больших частотах. То есть меня интересует существенную роль, играет размещение конденсатора в таких случаях или нет ? Какова физика явлений ? Какой должна быть индуктивность, чтобы все было хорошо? 1) На 1.jpg конденсаторы расположены рядом с пином PWR, а с пином GND связан через полигон на второй слой. 2) На 2.jpg конденсаторы расположены на обратной стороне под микросхемой. Переходных отверстий тут больше, что бы минимизировать индуктивность. Какой вариант наиболее предпочтительней? Когда стоит начинать заморачиваться c расположением конденсатора? Я так понимаю дело во времени нарастания фронта … или нет? (Если да, то с какого значения уже все критично) Вот еще нашел следующее System Design Guidelines for Stellaris® Microcontrollers там на стр.5, (Best practice) не ясно почему именно так, а не ставят переходные перед конденсатором. То есть таким образом, что бы ток тек через конденсатор на микросхему.
  11. Смотри, читай рекомендации от altera и intel - они самые круты. High-Speed Layout Guidelines и т.д. и т.п.
  12. В целом удалять контактные площадки (pad) у переходных отверстий (vai), на мой взгляд, это хорошо т.к. уменьшается емкостная связь и тем самым более надежно сохраняется целостность сигнала. Это можно по смотреть по протоколу High Speed Channel Design Using the SFF-8431 Protocol. Кстати, главное не удалять их на TOP и BOTTOM, а то в конечном итоге при изготовлении вся металлизация у ПО (via) будет стравлена. Удаление контактных площадок у ПО также практикуется для увеличения толщины проходящих между ними проводников (полигонов), но в данном случае необходимо предварительное согласование с производителем печатных плат. Возможно придется оставить исходный зазор между КП ПО и полигоном (antipad ), т.к. имеет место быть биение сверла и рассовмещение по слоям при прессовании. Таким образом, если хотите менять antipad, нужно согласование производителя.
  13. Все добрый день! Решил услышать ваше мнение по поводу ассиметричных полосковых линий связи (Asymmetric Stripline). Все чаще и чаще стал замечать в печатных платах присутствие такие проводники (Asymmetric Stripline), вроде как оптимизация стека и экономия слойности… К примеру, у диффпары цельный опорный слой с одной стороны GND, а с другой стороны POWER. При этом POWER не цельный, а состоящий из множества полигонов, которые разрываются прямо под проходящими диффпарами. Говорят, что если соотношение толщины диэлектрика над и под диффпарой 1 к 3 и более, то весь возвратный ток пойдет по слою, где диэлектрик имеет толщину 1 у GND (условно). Может быть, кто-то использует такие конструкции в своих дизайнах? Подскажите где, в каких стандартах об этом можно прочесть.
  14. Всем привет! Тема интересная и актуальная, но почему-то не раскрыта. Вот и решил поделиться тем, что есть по макросами для MG expedition, может кому-нибудь будет интересно. Данный макрос по MG expedition представляет собой набор скриптов в vbs. Они не претендуют на законченную программу и оставляют желать лучшего, но их удобно использовать как опорный вариант при создании новых скриптов =) Для их установки необходимо разместить папку Macros в директории C:\MentorGraphics\ Далее перетащить файлик Macros_MG.vbs из папки C:\MentorGraphics\Macros в открытое рабочее окно MG expedition, в правом верхнем углу появится вкладка Macros рядом с вкладкой Help. (При желании можно сделать, чтобы макросы автоматически подгружались при запуске MG. ) Для справки даю ссылку https://communities.mentor.com/community/pcb/xpedition/automation_scripting на официальный форум, там про автоматизации MG, а также набор разных скриптов в vbs - рефер. Все в архиве. Macros.zip work_scripts.zip
×
×
  • Создать...