Zigor 0 24 октября, 2016 Опубликовано 24 октября, 2016 · Жалоба Добрый день! Отлаживаю систему с PCIe. В железе не пошло - пробую Modelsim 10.4. Пишу на VHDL. При запуске начинает сыпать такого типа сообщениями # vsim -gui -l msim_transcript -do "PCIe_sim_run_msim_rtl_vhdl.do" # Start time: 16:36:38 on Oct 24,2016 # ** Note: (vsim-3812) Design is being optimized... # # ** Error (suppressible): E:/_ilya/_Project_Avia/_AlteraWorks/PCIe_sim/PCIe_sim_system/synthesis/submodules/PCIe_sim_system_EndPoint_subsystem.vhd(1385): (vopt-1130) Port "hpg_ctrler" of entity "altpcie_cv_hip_avmm_hwtcl" is not in the component being instantiated. # # ** Error (suppressible): E:/_ilya/_Project_Avia/_AlteraWorks/PCIe_sim/PCIe_sim_system/synthesis/submodules/PCIe_sim_system_EndPoint_subsystem.vhd(1385): (vopt-1130) Port "RxmAddress_1_o" of entity "altpcie_cv_hip_avmm_hwtcl" is not in the component being instantiated. ........ # ** Error (suppressible): E:/_ilya/_Project_Avia/_AlteraWorks/PCIe_sim/PCIe_sim_system/synthesis/submodules/PCIe_sim_system_RootPort_subsystem.vhd(1242): (vopt-1130) Port "IntxReq_i" of entity "altpcie_cv_hip_avmm_hwtcl" is not in the component being instantiated. # # ** Error (suppressible): E:/_ilya/_Project_Avia/_AlteraWorks/PCIe_sim/PCIe_sim_system/synthesis/submodules/PCIe_sim_system_RootPort_subsystem.vhd(1242): (vopt-1130) Port "rx_st_data" of entity "altpcie_cv_hip_avmm_hwtcl" is not in the component being instantiated. # # Optimization failed # Error loading design Как это можно побороть? Спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_b 14 24 октября, 2016 Опубликовано 24 октября, 2016 · Жалоба Сравните entity модуля altpcie_cv_hip_avmm_hwtcl, декларацию компонента altpcie_cv_hip_avmm_hwtcl (если есть), инcтанцирование этого компонента. Где-то не совпадает. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
honinbo 1 24 октября, 2016 Опубликовано 24 октября, 2016 · Жалоба А при отключенной оптимизации (ключик -novopt) тоже ругается? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zigor 0 25 октября, 2016 Опубликовано 25 октября, 2016 · Жалоба Сравните entity модуля altpcie_cv_hip_avmm_hwtcl, декларацию компонента altpcie_cv_hip_avmm_hwtcl (если есть), инcтанцирование этого компонента. Где-то не совпадает. Для отладки в моделсиме собрал проект где есть и EndPoint и RootPort. Может в этом причина? Изначально стоит задача отладить RootPort - с ним в железе проблемы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться