Перейти к содержанию
    

lotorev

Свой
  • Постов

    59
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о lotorev

  • Звание
    Участник
    Участник

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

967 просмотров профиля
  1. нет, неполный день или удаленка не интересуют.
  2. не напишу, не могу - секрет фирмы (в буквальном смысле). на собеседовании, конечно, это будет обсуждаться. ps. я понимаю, что отсутствие размера оплаты добавляет "минус пять" к привлекательности вакансии. Если бы мог - с радостью указал бы.
  3. в компанию Элвис требуется программист-верификатор СБИС. Оформление согласно ТК РФ, оплачиваемый отпуск и больничный. Полный рабочий день, выходные - суббота, воскресенье. Адрес: г.Москва, Зеленоград, сайт: http://elvees.ru Требования: Знание парадигмы объектно-ориентированного программирования (ООП), знание языков С/С++, умение читать англоязычную техническую документацию, базовые представления схемотехники цифровых синхронных устройств. Приветствуется: знакомство с SystemVerilog, SystemVerilog-DPI, библиотеками SystemC, SystemC verification, TLM, OVM, AVM; уверенное владение linux на уровне пользователя. Обязанности: Составление плана функциональной верификации СБИС (специализированной или системы-на-кристалле). Разработка на SystemC/SystemVerilog библиотеки агентов среды верификации и тестов для функциональной верификации RTL СБИС. Разработка тестов на С/С++ исполняемых на ядре RISC системы на кристалле. Автоматизация регрессионного тестирования. Ведение обнаруженных дефектов в системе отслеживания ошибок. Контакты, 8-926-066-82-86, [email protected] Виталий Лоторев
  4. Здравствуйте, поиск книг (не стандарта) по rapid io продолжается emule результатов не даёт ((.. на местном фтп вроде нету ((..
  5. Божественно, export MTI_BYPASS_SC_PLATFORM_CHECK=1 прокатило, заработало, спасибо )) дальнейшее инфо чисто "так", что нарыл пытаясь разобраться )) в хелпе на квесту в разделе SystemC Supported Platforms написано следующее RedHat Linux 7.2 and 7.3, gcc 3.2.3, gcc 4.0.2 RedHat Linux Enterprise version 2.1 AMD64 / SUSE Linux Enterprise Server 9.0, 9.1, 10 or gcc 4.0.2 Red Hat Enterprise Linux 3, 4, 5 далее с http://en.wikipedia.org/wiki/Red_Hat_Enterprise_Linux Red Hat Linux 6.2 → Red Hat Linux 6.2E Red Hat Linux 7.2 → Red Hat Enterprise Linux 2.1 Red Hat Linux 9 → Red Hat Enterprise Linux 3 Fedora Core 3 → Red Hat Enterprise Linux 4 Fedora Core 6 → Red Hat Enterprise Linux 5 Fedora 9 → Red Hat Enterprise Linux 6 (projected) моя федора 8 видимо где-то в LE5.x то что сейчас установлено у меня: [u2@fen ~]$gcc --version gcc (GCC) 4.1.2 20070925 (Red Hat 4.1.2-33) в папке квесты 6.3д вообще лежит два гцц: gcc-3.2.3-rhe21 gcc-4.0.2-rhe21 что из них используется - непонятно... в файле modelsim.ini есть следующие строки, которые позволяют использовать компилятор отличный от встроенного без переименовывания папок и создания символьных ссылок )) [sccom] ; Add C++ compiler options to the sccom command line by using this variable. ; CppOptions = -g ; Use custom C++ compiler located at this path rather than the default path. ; The path should point directly at a compiler executable. ; CppPath = /usr/bin/g++
  6. всё остальное работает, интерфейс показывается, системверилоги гоняются. компилить systemC не хочет, выдаёт ошибку sccom - operation system isn't supported questasim скачана с местного фтп. выше чем 6.3d для линукса нету. gcc тот что идёт в пакете с квестой. Встречались ли у вас проблемы с sccom под линух??
  7. Поиски работы закончены. Всем спасибо за внимание и понимание ))
  8. Извините, если не в тему. по поводу построения тестбенчей на основе SV, SystemC. 1. По данной теме есть бесплатная книга от Mentor AVM Cookbook for SystemVerilog & SystemC 3.0-Update-3. ( http://www.mentor.com/products/fv/_3b715c/index.cfm ) 2. http://www.ovmworld.org/ - mentor (Advanced Verification Methodology (AVM) ) объединились с cadence (Universal Reuse Methodology (URM)) для построения новых принципов построения тестбенчей. совсем недавно January 9. 2008 вышла первая версия пакета классов. Тоже бесплатно, по лицензии apache2.0. 2.1. простенький туториал по ovm можно найти здесь http://www.doulos.com/knowhow/sysverilog/ovm/ OVM, кстати, ссылается только на IEEE 1800 SystemVerilog и следующие проги Cadence’s Incisive и Mentor Graphics’ Questa Verification Platform Личные комментарии отсутствуют, т.к. только начал активно изучать. :) По systemverilog имеются следующие книги. Могу выложить.... * Janick Bergeron - Writing Testbenches using SystemVerilog - Bergeron.pdf * Chris Spear - SystemVerilog for Verification.Guide to testbenches.pdf * Stuart Sutherland - SystemVerilog For design - A guide to using SystemVerilog for Hardware design and modeling, 2nd Edition.pdf * Janick Bergeron - Verification Methodology Manual for SystemVerilog - Bergeron 2005.pdf * SystemVerilog_3.1a - LRM.pdf * Stuart Sutherland - SystemVerilog For design - A guide to using SystemVerilog for Hardware design and modeling.pdf
  9. Лоторев Виталий Ищу работу инженером схемотехником ПЛИС. Живу в районе Зеленограда (северо-запад Москвы). Предпочтительнее работа в Зеленограде. Опыт работы – 4 года. Возраст – 24 года. email l o t [email protected] (lotorev - без пробелов) телефон +7-926-437-62-01 (моб) Вышлю полное резюме по запросу Кратко о навыках: • составление RTL описания на языках Verilog, SystemVerilog с последующими симуляцией (Modelsim, Questasim, ActiveHDL), синтезом (Synplicity Synplify, Mentor Precision) и разводкой (Xilinx ISE) (знаком с EDK Xilinx) • синхронизация ПК-устройство интерфейсами RS232, USB, MIL1553B • реализация оконечного устройства для интерфейса ГОСТ Р 52070-2003 (MIL1553B -«Манчестер») • проектирование automatic-test-equipment для тестирования АЦП, ЦАП на приборах Agilent и их синхронизацией программой Agilent VEE Pro • моделирование в Matlab 7.0 • симулирование аналоговых схем в Orcad PSpice • разводка печатных плат в PCAD 2006 (знаком с пакетом Altium Designer) • программирование на языках С++, Forth, Python (с графической библиотекой wxPython). Использование инструмента SWIG • оформление документации в соответствии с требованиями ГОСТ • опыт монтажа и наладки электронной аппаратуры • использование систем контроля версий Subversion, Bazaar • свободное владение английским языком, сертификат Cambridge FCE
  10. В качестве загрузочной eeprom для ПЛИС используется at17lv256 (Atmel's AT17LV(A) Series FPGA Configuration EEPROMs). Для прошивки eeprom из под windows используется программа cps (http://atmel.com/dyn/products/tools_card.asp?tool_id=3191). но эту программу нельзя вызвать из командной строки с ключами и получать код выполнения, а очень хочется. Приходилось ли кому-нибудь использовать другую программу для прошивки еепромки?? Алгоритм как прошивать эту eeprom описан в даташитах на сайте. Наверняка кто-нибудь уже лепил свою программу. Интересует также реализация программы под linux. Всех с наступающим, :santa2:
×
×
  • Создать...