Перейти к содержанию
    

lexx

Свой
  • Постов

    341
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о lexx

  • Звание
    Местный
    Местный

Контакты

  • ICQ
    Array

Посетители профиля

4 465 просмотров профиля
  1. Если будет возможность подкиньте курс по conformal и primetime (сейчас не вспомню полное название), спасибо
  2. Вы скорее всего сделали его IDR, т.е. первый ключевой, возможно поэтому заголовки повторяются (хотя там ногу сломит в реализации), нужно про Intra only. Можно поиграться с параметрами, но раз результат устраивает, то лучше остановиться на этом.
  3. Обычно меняется величина квантователя для каждого макробока. Т.е. сперва устанавливается первоначальное усредненное значение, исходя из получаемого битстрима, и далее железо само вычисляет применительно к текущему макроблоку.
  4. Если функция формализуема в pipeline не проще ли её переписать на Verilog/HDL, а то, тут работает, а там нет, как это вообще можно отправлять на релиз?
  5. Первые работают со знаком (автоматически подставляют 1 или 0 в зависимости от msb. Использовать если у вас переменная объявлена как signed), вторые обыкновенный сдвиг.
  6. А вы думаете в России такой недостаток схемотехников, что они готовы возить их сюда из UMC за 20, это скорее производство, чем дизайн-центр.
  7. Как раз формальная верификация (Formality или Conformal) даст гарантию, что 2 кода идентичны. Будет куча особенностей, но все в принципе решаемо.
  8. Чисто практически, есть ограничения софта по количеству элементов и сопутствующие проблемы по разводке всего этого. Но по факту, это решается разделением на блоки еще на стадии планирования кристалла.
  9. Аналогично происходит при линт проверке, куча ошибок. Синтез же dc самостоятельно удаляет не используемые порты.
  10. Verilog довольно "короткий" язык, там не так и много шаблонов, особенно если мы говорим о синтезируемой области. Можно, что угодно говорить, но поиски "своего" пути это как этап обучения и рано или поздно приходишь к насыщению, повторно использовать "странные" конструкции языка всего лишь потеря времени.
  11. ++ можно использовать только в блокирующем присваивании. Применяйте только то в чем уверены на 100%, чем проще, тем лучше.
×
×
  • Создать...