vikS

Аналогичная ситуация. Подскажите пожалуйста решение. Линукс видит только 1 вектор прерываний

Проект на Arria V. Используется ip ядро Altera - RX-SDI с параметром triple. Референсная заведена с пина - 148,5МГц. Форматы sd-sdi и 3G определяются, hd нет, что делать? Реконфигурационный блок и отключила и подключала - без изменений. Читала, что для triple нужно динамически реконфигурировать трансиверы. Но вроде бы на Arria V это необязательно.

Не должна влиять эта установка. Базовая ж прошивка по 0му адресу лежит в epcs? А какие еще параметры установлены у вас на вкладке Configuration?

Ларчик просто открывался ( в ПО зачем то снимали бит в регистре DSP, который управлял GEN2.

На плате расположены процессор DSP (TMS) и ПЛИС Arria V. Соединены между собой в соответствии с рекомендациями, но GEN2 - не поднимается. Подскажите, в чем может быть причина? Или хотя бы место, способ, где можно посмотреть причину.

Контроллеры подключены каждый со своей референсной (40 МГц), с внешних выводов. И судя по пдф - с тех что подходят для контроллеров ddr2

Проект разработан в Quartus II 13.1, ПЛИС - Cyclone IV GX, контроллер DDR2 (altmemphy) работает на 165 МГц, микросхема памяти MT47H64M16. После включения питания калибровка контроллера DDR2 выполняется и сигнал local_init_done устанавливается в 1. Но затем может в любой момент времени local_init_done стать 0. Иногда после этого работа контроллера восстанавливается, а иногда сигнал валидности данных не возвращается - и система повисает. Не могли бы подсказать причины такого поведения local_init_done?? И еще, в ПЛИС таких контроллеров два, с идентичными настройками - и один работает корректно, а второй падает. Работающий контроллер в 8 банке ПЛИС, неработающий расположен в 3-м

Скажите пож-ста, можно ли не подключать пин OCT контроллера DDR3 (Altera) к резистору и чтобы контроллер DDR3 после этого компилился в квартусе и потом DDR3 проходила калибровку? Пробовал ли кто то обойтись без него?

Спасибо за ответы! Механизм заработал

Это понятно, но когда программно даёшь команду на перезагрузку, в ней указываешь адрес для перезагрузки, который потом он попадает в блок remote. Просто в одном месте написано что в адрес нужно добавлять 8 нулей, в другом убрать 8 нулей

Подскажите пож-ста, для arria v и epcq256 нужно ли переводить адресацию в блоке remote в 32 разрядный режим? Так как блок remote генерится с 32 шиной параметров. И еще, а какой адрес указывать? Непосредственно тот, в который была произведена запись? Не нужно его делить, какие то разряды отбрасывать? Arria v микросхема A5, active serialx4. EPCQ 256

Убедили переразвести плату, надеюсь проблем с отладкой будет меньше) особенно в диапазоне температур... )

to Koluchiy Да, похоже, что вы правы... надо будет с разработчиками платы еще поговорить. Пока она только разводится... И все-таки интересно, как стратикс поведет себя, если все-таки 3.3 подать... Че-то разработчики не особо хотят дополнительное питание 3.0 на плате заводить специально для стратикса...

да,но дело в том, что вроде бы нет такого стандарта у pci 3.0.... есть только 3.3...

питание 3.3 и у плис и у других устройств