[admin 0]

При запуске трессировки из PCAD дает предупреждение на то что цепь GND имеет слишком много подключений для сигнальной.

 

Как вобще определить сигнальные и несинальные цепи?

И еще как дать ей информацию (и можно ли) что по этой сигнальной цепи у

меня 10 мегагерц, а по этой 100 килогерц.

Вобщем хотелось бы чтобы она это учитывала при трассировке.

[Гость Guest]

Про мегагерцы: это ты сам должен в стратегии косвенно указывать (через зазор, толщина, экранирование, макс длина, макс кол-во ПО трассы). А то что 100 МГц ходит. да хоть 1ГГц ей это фиолетово, это не является правилом трассировки. Другими словами трасса с теми же 100МГц может иметь совершенно разные требование по критичности прокладке в завис-ти от остальной схемы.

[admin 0]

Где можно почитать про то какие зазоры выставлять, какие коэфиценты указывать, какие формулы использовать для обычных

плат скажем из FR4 толщиной 1мм ?

[LeonY 0]

Кроме того учитывайте, что часто существенной является не сама частота сигнала, а крутизна фронтов - сигнал вообще может быть нерегулярным и возникать раз в сутки, а время фронта 200-300 пС и, если его надо передавать неповрежденным и с минимальными задержками, то тут и начинается искусство. Не зря например HyperLynx моделирует не частоты, а фронты

[admin 0]

посмотрел я семейство продуктов от Ментора,

голова кружится....

 

и вобще не понятно с чего начинать, если надо просто мою схему из ПИКАДА развести с учетом этого крутого ПО.

[3.14 0]

Немного не вовремя, но так даже интересней.

udofun Ну как сейчас дела, много для себя прояснили?

Выскажусь, надеюсь сам проясниться ;)

Так вот, при проектировании высокоскоростной, стоп.

Дело не только в скорости нарастания-спада фронтов (рабочей частоты), но и в длине линии. В какой-то из док (она скорее всего на ftp валяется) AnalogDevices видел инженерное правило когда надо согласовывать линию, а когда можно и не согласовывать. Правило очень простое, в нем связываются скорость нарастания фронта и длинны линии. Т.е. чем "скоростнее" выходной буфер, тем короче линия на которой интерференция отраженной волны создает на входе приемника выбросы и провалы, которые могут привести к ложным срабатываниям. В связи с этим могут возникать коллизии, например. Используем AVRку на 16МГц, в нашем проекте она будет работать на 500 кГц. Рассуждаем, рас она работает на 500к тогда и линии можно сделать хоть метровые, но нельзя забывать, что выходные буффера рассчитаны на 16М и это наносит ограничение на максимальную длину без согласования.

Теперь как надо согласовывать. Отраженная волна образуется на местах градиента волнового сопротивления. Такими местами являются: 1) вывод микросхемы - печатный проводник 2) изменение тощины печатного проводника 3) переходные отверстия 4) изгибы линии на которых изменяется ширина проводника 5) отсутствие/изменение земли/питания под линией передачи 6) конец линии нагруженный нагргрузкой с импедансом отличающимся от импеданса линии. В общем можно продолжать бесконечно.

Теоретически, каждое место градиента импеданса нужно согласовывать.

Если проиграться с SI пакетиками, то можно заметить, сто самым действенным методом согласования служит последовательно включенный от буфера до линии резистор (предполагаю в этом месте самое большое отклонение волнового сопротивления).

Теперь по поводу методологии проектирования.

С логической точки зрения нас интересуют только задержки возникающие в линиях передачи. Выбросы, возникающие в следствии несогласованности линии затягивают время установления сигнала, т.е. увеличивают задержку.

Знаем задержку, подставляем ее в констрейны, не выходит, согласуем, укорачиваем, и так в бесконечность ;) Кстати, львиную долю задержки вносят буффера а не время распространения!

Очень полезна бывает "глазковая" диаграмма. Накладывает маску на период изменения случайного уровня. Смотришь просто времянку, вроде красиво, в норме. А на глазковой, то и дело валятся нарушения.

Вроде пока все, пока писал в голове каша сварилась, пережую добавлю.

[vvvvv 0]

Чтобы развести плату из PCAD в Mentore ExpPCB (они все равно закладваются только под него) сначала создать библиотеку

ячеек, падстеков, символов и деталей. Падстеки можно пробросить и PCAD с помощью CAMCAD, а схемные символы при помощи e-Studio.

Но не все так просто. Символы все равно придется перебрать ручками, также как и падстеки. Зато дальше все просто. Рисуем схему в DC, затем размещаем на шаблоне платы ячейки из схемы.

Авторазводчик там прелесть, но его надо наинструктировать.

Разведенную плату пробрасывают в ICX, которая сама может развести по ВЧ все критические проводники.

Тут есть одно НО. Все это прекрасно работает, но подготовка занимает столько времени, проще руками в PCADe.

[3.14 0]

2 vvvvv

Пока не прочитал до конца, думал Вы пост по ошибке не в ту ветку сунули ;)

На мой взгляд, Вы упустили еще одно НО - если человек не представляет физики процесса, то даже ICX будет безполезен. Ну какая ему будет разница в амплитуде crosstalk? На какой delay ограничить цепь? Ладно если IBIS3.2, если нет, то и overshot/udershot указывать надо.

[Sergey_P 0]

На ftp доступ пока закрыт, может вы мне скините этот документ от Analog,

был бы очень признателен :cheers:

 

Немного не вовремя, но так даже интересней.

udofun Ну как сейчас дела, много для себя прояснили?

Выскажусь, надеюсь сам проясниться ;)

<overquoting удалён>

<{POST_SNAPBACK}>

Изменено 28 февраля, 2005 пользователем GKI

[3.14 0]

Держите ...

Упоминаемое правило на 61 стр.

10.pdf

[Sergey_P 0]

Держите ...

Упоминаемое правило на 61 стр.

<{POST_SNAPBACK}>

 

 

Большое спасибо :w00t:

[Paul 0]

Держите ...

Упоминаемое правило на 61 стр.

<{POST_SNAPBACK}>

А не подскажете, где найти остальные главы? Это ведь только 10-я.

Желательно на русском.

Спасибо.

[karabas 0]

Неплохая подборка материалов (перевод на русский различных AN, design ideas и т.п.), в том числе и по данной тематике, на http://www.elart.narod.ru/

[3.14 0]

to Paul

<А не подскажете, где найти остальные главы? Это ведь только 10-я.>

Вечером посмотрю на FTP, если нет, выложу.

[Igor_S 0]

Держите ...

Упоминаемое правило на 61 стр.

<{POST_SNAPBACK}>

А не подскажете, где найти остальные главы? Это ведь только 10-я.

Желательно на русском.

Спасибо.

<{POST_SNAPBACK}>

 

Zaliwaju na ftp: upload/doc/e-books/adi_dsp_rus