[Uree 1]

Я не поборник чего-бы то ни было. Есть требования заказчика - дизайн делается согласно ним. Есть требования по цене - надо сделать соответствующе, иначе можно вообще не делать, ибо не купят.

Дизайн на скрине 15-го года. Такой подход к дизайну весьма давний, до 10-го года точно уже так делали.

 

Только и далее непонятно как это относится к теме топика? ТС нужно определиться с числом слоев - для его дизайна предполагаемых восьми должно хватить, хотя к внешним от FPGA рядам пинов подводить сигналы будет неудобно, придется как на фото обводить часть из них вокруг. Это в свою очередь увеличит их длину, и сделает весьма заметной разницу между длинами к пинам на внутренних рядах и на внешних, в итоге нужно будет достаточно сильно морочить себе голову их выравниванием. Именно поэтому и написал о том, что удобнее будет ставить память так, как на моем скриншоте и привел его только как иллюстрацию примера расположения чипов памяти относительно FPGA. Все остальные детали на скрине к данному вопросу не относятся.

 

Хотя иногда и так как у ТС приходится делать, да еще и с крайне неудачным пинаутом хоста. Но можно. Как-то вот так, на 3-х сигнальных слоях(всего 6-ти слойка плата):

 

[EvilWrecker 0]

Я не поборник чего-бы то ни было.

С моей стороны это не более чем ирония:laughing:

Есть требования заказчика - дизайн делается согласно ним. Есть требования по цене - надо сделать соответствующе, иначе можно вообще не делать, ибо не купят.

Бесспорно.

Только и далее непонятно как это относится к теме топика?

Нет ничего проще- вы привели картинку в рамках аргумента, а я проявил интерес.

ТС нужно определиться с числом слоев - для его дизайна предполагаемых восьми должно хватить, хотя к внешним от FPGA рядам пинов подводить сигналы будет неудобно, придется как на фото обводить часть из них вокруг.

Мне кажется что на такой лопате вполне возьмет автомат- тем более что судя по скринам у ТС аллегро. А там автомат далекооо не дохлый, да и вообще- везде где можно выровнять только аккордеонами справится и автомат(из аллегро, подчеркиваю ). С тромбонами и свчибэками(т.е. разница заметно более 2х в матч группе) уже конечно все иначе.

Все остальные детали на скрине к данному вопросу не относятся.

Я и не скрываю того факта что это сугубо мое любопытство.

Как-то вот так, на 3-х сигнальных слоях(всего 6-ти слойка плата):

Это неплохой пример, но тут вас спасает корпус(бга) и явно "медленная" память. Наверное более удачный пример это всякие Wi-FI SoC для роутеров, у которых и сигналы на фронтенды надо вывести, и ддр(3), а сами они в каком нибудь 2-х-рядном qfn. То есть 4 слоя на все.

[Uree 1]

Ммм... как-то давно не видел серъезных чипов в не-BGA исполнении, тем более SoC-ов. Слишком уж много пинов у них, чтобы это можно было реализовать в QFNe.

Хотя есть конечно паршивые овцы, типа VSC7511, именно в 2-х рядном uQFN-173(правда это не SoC а всего лишь PHY и там минимум внешних интерфейсов). Плевались от него все, начиная с нас при проектировании платы с ним на борту и заканчивая производством, для которого BGA куда предпочтительнее.

 

Ну а те SoC-и которые используем не на 4-х, но на тех же 6-ти слойках вполне себе реализуются.

[EvilWrecker 0]

Ммм... как-то давно не видел серъезных чипов в не-BGA исполнении, тем более SoC-ов. Слишком уж много пинов у них, чтобы это можно было реализовать в QFNe.

Ну вам везет значит(без сарказма)- взгляните на какой нибудь IPQ4018. Байтлейны идут нормально а адреса/управление через задницу- там буквально если перекинуть сигналов 5-7 внутри кристалла можно было бы сделать так что все разводилось в одном слое. Но и как есть встает на 4х слоях.

Ну а те SoC-и которые используем не на 4-х, но на тех же 6-ти слойках вполне себе реализуются.

Небось интел или медиатек?

Хотя есть конечно паршивые овцы, типа VSC7511, именно в 2-х рядном uQFN-173(правда это не SoC а всего лишь PHY и там минимум внешних интерфейсов). Плевались от него все, начиная с нас при проектировании платы с ним на борту и заканчивая производством, для которого BGA куда предпочтительнее.

Тут к сожалению(или к счастью) у меня нет особых компетенций- с Vitesse/Microsemi не сказать чтобы много их разводил, все больше марвелы/реалтеки и немного меланоксов. А какие проблемы были с VSC7511?

[Uree 1]

Небось интел или медиатек?

 

Интел, именно как Интел очень редко, в основном Broadcom-Xilinx-Altera(которая теперь тоже под вывеской Интел, да).

 

Тут к сожалению(или к счастью) у меня нет особых компетенций- с Vitesse/Microsemi не сказать чтобы много их разводил, все больше марвелы/реалтеки и немного меланоксов. А какие проблемы были с VSC7511?

 

В проектировании никаких, кроме того, что распиновка дурацкая(засунуть дифпары во внутренний ряд пинов очень "отличное" решение). А в продукции с ними качество пайки хромает, часть плат приходится догревать феном чтобы заработали. Все-таки сочетание огромного термалпада на брюхе и очень мелких(по площади меньше чем у обычного BGA с шагом 1мм) падов в два ряда по периметру неудобное в реализации на продукции.

[EvilWrecker 0]

Интел, именно как Интел очень редко, в основном Broadcom-Xilinx-Altera(которая теперь тоже под вывеской Интел, да).

Ну это не самый плохой вариант- у интела почти все камни отлично оптимизированы по пинауту, плюс очень и очень неплохие PDG и прочие гайды. Правда надо отметить что дизайн-чек самого интела более менее адекватный в рамках повторения в ключевых областях их референсов(ведь никто не отменяет индусских PhD) но по итогу в плане разводки как таковой там практически нет челенджей, т.к. все сделано уже и так "для людей".

В проектировании никаких, кроме того, что распиновка дурацкая(засунуть дифпары во внутренний ряд пинов очень "отличное" решение). А в продукции с ними качество пайки хромает, часть плат приходится догревать феном чтобы заработали. Все-таки сочетание огромного термалпада на брюхе и очень мелких(по площади меньше чем у обычного BGA с шагом 1мм) падов в два ряда по периметру неудобное в реализации на продукции.

Понятно, по описанию очень похоже на IPQ4018- там тоже многие критические сигналы лежат на втором ряду, но здесь скорее всего имеет место быть расп**во тамошних индусов/китайцев: как правило, то что рекомендует производитель по футпринтам требует некоторой доработки напильником, особенно если речь идет о масс-продакшне. Но тут есть другой момент: многие думают что media SoC и RF SoC используют тот же подход в разводке(что неправда) и то что прокатывало на всяком юниорском мусоре типа сет-топ-боксов прокатит в каком нибудь 5G WiFI То есть имеет смысл оптимизировать футпринт не только по DFx но и RF performance. В отношении того случая который вы описываете как мне кажется может быть нечто похожее: тот же IP4018 имеет довесок в виде 5 портового эзернет физика у которого тоже 2 ряда, и диффпары тоже идут изнутри. Вероятно имело смысл пересчитать футпринт.

[Uree 1]

Опять намешали не пойми чего... DFx - это одно, RF-performance - совсем другое. И то и то реализуется параллельно, по возможности без влияния друг на друга. И "юниорски мусорные" СТБ с 2-х диапазонными 4-х канальными WiFi тоже есть. И с перформансом там все в порядке, и продукция не жалуется.

[EvilWrecker 0]

Опять намешали не пойми чего... DFx - это одно, RF-performance - совсем другое. И то и то реализуется параллельно

Да, но бывает так что какие то отдельные аспекты позитивное влияющие на RF perfromance имею негативный отпечаток в DFx. В реально хайспидных дизайнах они почти всегда пересекаются и враждуют в тех или иных областях.

И "юниорски мусорные" СТБ с 2-х диапазонными 4-х канальными WiFi тоже есть. И с перформансом там все в порядке, и продукция не жалуется.

Я видимо неправильно выразился- это разумеется совершенно не выпад конкретно против вас, просто речь о том что STB это одни из наиболее простых задач в части псб дизайна, практически вне какой-либо зависимости от "крутости" начинки. Просто есть люди которые хотя бы единожды реализовав такой хардвар(который в абсолютно подавляющем большинстве случаев сводится к повторению референса "в лоб") имеют неоправданно высокое чсв

 

Но вернемся к DFX- даже в рамках STB(и не только) многие просто копируют куски дизайна даже на уровне футпринта: а фигли, это же делала известная западная компания Но все, понятное дело, гораздо приземленнее, и на примере моего прошлого вопроса про конденсаторы мне тупо интересно: вы сами "родили" такое подключение или подсмотрели в чьем -то референсе?

[Uree 1]

Не очень понимаю, как одно связано с другим(DFx vs performance). Почему они вдруг должны друг другу мешать??? Ну понятно, что сферически идеальный дизайн в вакууме должен быть максимально простым для продукции(возможность спаять-собрать-протестить "на коленке") и при этом обеспечивать параметры максимальные из тех, которые гарантируются производителями отдельных его элементов. Так же понятно, что физически это нереализуемо и каждый дизайн есть компромисом между ценой(DFx где-то здесь как одна из составляющих) и производительностью. Не интересует цена - гоним производительность до макс. достижимого максимума и наоборот, делаем максимально дешево лишь бы не пострадала конечная функциональность.

Но как правило получается сделать и то, и другое, без ущерба друг для друга. Я не вижу тут каких-то противоречий.

Кстати копировать не люблю и всячески пытаюсь против него бороться на нынешнем месте работы. Хотя надо признать - если стоят острые сроки работы то весьма удобное решение:), по крайней мере какие-то части референса. С одной стороны быстро, с другой стороны гарантировано будет работать. С третьей стороны остается четкое ощущение, что "не все выжато" из имеющегося дизайна, что-то еще можно было подправить и т.д.

 

А что там с конденсаторами такое непонятное?

Дырки на пады не наезжают, они стоят без зазора, но не наезжают, просто на скрине еще солдермаска больше чем медь, она дает такой эффект.

Кол-во соединений одинаково - по одному или по два ВИА на каждый пад до слоя с питанием и соседней ему землей. Термалы к шейпу земли на внешнем слое особо вклада в работу конденсатора не вносят.

Третий вопрс вообще не понял о чем.

 

Да, и мы опять ушли от темы.

[EvilWrecker 0]

Не очень понимаю, как одно связано с другим(DFx vs performance). Почему они вдруг должны друг другу мешать???

Немного искусственный пример но тем не менее- чем выше "скорости" в дизайне, тем более он тяготеет к L плотности футпринтов, для снижения емкости емкости. Бывает некоторые заходят в этом начинании так далеко, что взаправду удивляешься их успеху:ультимативно порезанные пады, как запаивают- черт знает.

Кстати копировать не люблю и всячески пытаюсь против него бороться на нынешнем месте работы. Хотя надо признать - если стоят острые сроки работы то весьма удобное решениеsm.gif, по крайней мере какие-то части референса.

Это заслуживает уважения.

С третьей стороны остается четкое ощущение, что "не все выжато" из имеющегося дизайна, что-то еще можно было подправить и т.д.

Так и есть.

Дырки на пады не наезжают, они стоят без зазора,

Ну то есть край дырки лежит на границе пада?

Кол-во соединений одинаково - по одному или по два ВИА на каждый пад до слоя с питанием и соседней ему землей

Нет, может мне мерещится но они же неодинаковые для bulk caps- разное количество на электродах.

UPDATE: да, мне мерещится- беру свои слова обратно

Термалы к шейпу земли на внешнем слое особо вклада в работу конденсатора не вносят.

Термалы у вас вполне себе, не прикопаться. Сам бы делал так же примерно :laughing:

Третий вопрс вообще не понял о чем.

Представьте на секунду что вы внезапно сделали трассу к виа по ширине равное паду этого самого виа. Так и зачем тиардропы?

[Uree 1]

Ну то есть край дырки лежит на границе пада?

 

Примерно так, если совсем точно, то 0.05мм от пада.

 

Представьте на секунду что вы внезапно сделали трассу к виа по ширине равное паду этого самого виа. Так и зачем тиардропы?

 

Тоже видимо несколько обманный оптический эффект. Тирдропы настроены для переходных(0.5мм диаметр) и линий шириной до 0.25мм.

А на скрине нет линий шире чем 0.35мм и эти линии уже без тирдропов на переходных.

[EvilWrecker 0]

Примерно так, если совсем точно, то 0.05мм от пада.

А зачем? Как выбрано такое расстояние?

Тоже видимо несколько обманный оптический эффект.

Да, видимо так и есть.

 

[Uree 1]

Фабрика допускает такое расстояние без тентирования ВИА и без утекания в них пасты. Ну или даже если утекает, то не критично для качества пайки. Им конечно хочется еще дальше, дабы уж совсем безопасно было, мне хочется в центре пада, но как обычно - компромисс.

[shunix 0]

Добрый день. В руководстве на Спартан касательно памяти есть пункт -DQ bit swapping at the memory interface is permitted to facilitate layout. Swapping

should only be done within a data group.

Поясните пожалуйтса. У меня есть данные DQ[0-15]. Правильно ли я понимаю, что я могу внутри DQ[0-7] (и соответственно внутри DQ[8-15]) произвольно менять контакты местами? То есть к примеру DQ2 и DQ5 поменять местами? И это не повлечёт никаких изменений в прошивке и прочем?

[Uree 1]

Правильно, так и есть. Куда положили бит, оттуда и взяли, а какой у него номер не важно.