Pavel_N_Laptev 0 18 февраля, 2005 Опубликовано 18 февраля, 2005 · Жалоба Подскажите, пожалуйста, как подключить "свою" логику к EDK6.2-проекту? Идеальным было бы подключение схематики. Интересует также подключение логики, описанной на VHDL. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hilter 0 18 февраля, 2005 Опубликовано 18 февраля, 2005 · Жалоба Подключение своей логики возможно либо написанием своих кор и интеграция их в проект , либо встраивание проекта из EDK внутрь другого (я такой подход не рекомендую). Для написания своей коры создаеш в каталоге проекта подкаталог pcores и там создаеш кору и ее описание. Как это делать описано в документе user_core_templates_ref_guide.pdf (легко ищется и скачивается). Либо береш какуюнить кору из EDK (которую попроще и с открытым кодом) и правиш. В случае проблем - пиши я в этой области уже опыт накопил <_< Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
3.14 0 19 февраля, 2005 Опубликовано 19 февраля, 2005 · Жалоба <... пиши я в этой области уже опыт накопил > А как Вам вообще сам MB и среда разработки для него? Я в настоящее время стою перед выбором, ориентироваться на ARM или MB, склоняюсь ко второму. Еще, как Вы MB бутуете, из конфигурационной ПЗУ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hilter 0 19 февраля, 2005 Опубликовано 19 февраля, 2005 · Жалоба МВ развивается :) от версии к версии новые фичи добавляют (типа кэшей и FSL) бутить его можно практически из чего угодно (тока надо предварительно написать интерфейс к этому "чего угодно" и загрузчик к нему) на сайте есть пример из последоватнльной ПЗУ, я бутял из флеши и портов. По поводу среды разработки ничего сказать не могу - я сторонник внешних редакторов, make и командной строки Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Pavel_N_Laptev 0 21 февраля, 2005 Опубликовано 21 февраля, 2005 · Жалоба Подключение своей логики возможно либо написанием своих кор и интеграция их в проект <{POST_SNAPBACK}> Спасибо. Теперь еще вопрос. Моё ядро называется "c1.vhd" Подключается к IPIC'у. При импорте периферии выдается сообщение: Analyzing HDL attributes... ERROR: MDT - Could not find top level entity c1. Объясните, пожалуйста, в чем дело. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hilter 0 22 февраля, 2005 Опубликовано 22 февраля, 2005 · Жалоба На первый взгляд возможны такие варианты ошибок: 1) неверный файл *.pao 2) несовпадение имени entity в файлах описания и самом файле коры если уж совсем варианты закончатся пришли эту кору мне (и mhs файл заодно) постораюсь помочь мыло = knk(на)ukr.net Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Pavel_N_Laptev 0 23 февраля, 2005 Опубликовано 23 февраля, 2005 · Жалоба На первый взгляд возможны такие варианты ошибок: 2) несовпадение имени entity в файлах описания и самом файле коры именно это и было :-). Спасибо за ответ, но с этим справился сам. Теперь касательно структуры ядра: как понимаю, в "своих" vhdl-файлах должна быть описана "своя" логика (с IPIC-интерфейсом) и файл, сопрягающий IPIC с IPIFом. Это так? Если так, то всегда ли так? На первый взгляд возможны такие варианты ошибок: 2) несовпадение имени entity в файлах описания и самом файле коры именно это и было :-). Спасибо за ответ, но с этим справился сам. Теперь касательно структуры ядра: как понимаю, в "своих" vhdl-файлах должна быть описана "своя" логика (с IPIC-интерфейсом) и файл, сопрягающий IPIC с IPIFом. Это так? Если так, то всегда ли так? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Hilter 0 23 февраля, 2005 Опубликовано 23 февраля, 2005 · Жалоба В принципе да. Только в большинстве случаев можно IPIF вообще не использовать , а вместо этого подключатся прямо к шине - это для случаев когда шина = OPB а от устройства нужны только регистры доступные по обычными операциями чтения-заприси. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Pavel_N_Laptev 0 24 февраля, 2005 Опубликовано 24 февраля, 2005 · Жалоба В принципе да. Только в большинстве случаев можно IPIF вообще не использовать , а вместо этого подключатся прямо к шине - это для случаев когда шина = OPB а от устройства нужны только регистры доступные по обычными операциями чтения-заприси. <{POST_SNAPBACK}> Спасибо. Мое первое ядро создано! Осталось только убедиться в его присутствии в FPGA Editore В принципе да. Только в большинстве случаев можно IPIF вообще не использовать , а вместо этого подключатся прямо к шине - это для случаев когда шина = OPB а от устройства нужны только регистры доступные по обычными операциями чтения-заприси. <{POST_SNAPBACK}> Кстати, здесь должно быть "IPIF" или всё-таки "IPIC"? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
3.14 0 12 мая, 2005 Опубликовано 12 мая, 2005 · Жалоба Кстати, еще ведь и LMB шина имеется. Я сейчас пытаюсь к ней прикрутить внешнюю 16 разрядную статику и читать из нее два адреса за два такта процессора (кеш отпадет в надобности). А если использовать 32р SRAM, тогда вообще возможно получится в один такт уложиться, программа станет работать быстрее чем из кеша!!! Только вот с загрузкой немного геморой выйдет :( Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться