реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Синрхронизация двух Zynq
ConstHw
сообщение Mar 7 2017, 08:53
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 58
Регистрация: 12-11-15
Пользователь №: 89 287



Всем привет

Есть комплект ZC706+ плата ЦАП/АЦП . Таких комплектов два.
На каждом на процессоре запущено приложение, работающее поверх, LWIP, через который происходит управление - загрузка/чтение чтение данных из памяти, запуск DMA контроллеров для DAC/ADC.
Синхронизацию радиочасти сейчас опустим, как завести обший клок на FPGA тоже понятно.

Надо, чтобы обе платы запускали свои DMA транзакции (а значит и вещание в эфир) строго одновременно.
Как я сейчас это вижу
1) В обе платы по сети загружаются данные.
2) Плата А переводится в режим slave и процессор ждет прерывания
3) Плата B в режиме мастер, получает по сети коману "давай" и посылает прерывание наружу, ждет N тактов и запускает свой DMA контроллер
4) Плата А получает прерывание и тоже запускает свой DMA
5) Profit!

Соединить платы между собой можно через SMA разъем, на него у платы А можно вывести один из портов прерывания.
А вот как быть с платой B?
Как сформировать сигнал запуска с минимальной задержкой? Вытащить процесс синхронизации блоков между собой в RTL часть?
Или все не так и есть другие способы решения?

Спасибо
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Mar 7 2017, 09:11
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 912
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!

Цитата(ConstHw @ Mar 7 2017, 11:53) *
Есть комплект ZC706+ плата ЦАП/АЦП . Таких комплектов два.
На каждом на процессоре запущено приложение, работающее поверх, LWIP, через который происходит управление - загрузка/чтение чтение данных из памяти, запуск DMA контроллеров для DAC/ADC.
Синхронизацию радиочасти сейчас опустим, как завести обший клок на FPGA тоже понятно.
...
Как сформировать сигнал запуска с минимальной задержкой? Вытащить процесс синхронизации блоков между собой в RTL часть?
Или все не так и есть другие способы решения?
...


Если требуется точность то такта то все в RTL - и синхронизацию, и DMA с буферным FIFO, и обработку данных - только так можно получить синхронную работу - другие варианты с прерываниями и DMA в CPU это потерянное время и нервы.

Удачи! Rob.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2017 - 15:38
Рейтинг@Mail.ru


Страница сгенерированна за 0.03499 секунд с 7
ELECTRONIX ©2004-2016