Corner 0 15 августа, 2017 Опубликовано 15 августа, 2017 · Жалоба Спасибо! Довольно немного. Дело в том, что собираюсь сделать что-то подобное на MAX10 и оцениваю необходимую "жирность" чипа. Ставить внешний ресивер (например, TFP401) пока нет желания :) У МАХ10 есть DDR? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 16 августа, 2017 Опубликовано 16 августа, 2017 (изменено) · Жалоба У МАХ10 есть DDR? Если верить "MAX 10 External Memory Interface User Guide" то есть DDR регистры. И судя по "MAX 10 High-Speed LVDS I/O User Guide" их можно применять как приёмники LVDS Изменено 16 августа, 2017 пользователем Flip-fl0p Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
doom13 0 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба Приветствую. Смотрю доку на Cyclone 10, правильно ли понимаю, что блок DPA работает автоматом без всяких управляющих сигналов? Т.е. подобрать определенное значение задержки не получится, все настроится автоматом оптимально? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба Очень похоже что так. Dynamic phase alignment (DPA) is independent of the skew between channels or between channels and the clock, and it continuously aligns the data to the clock. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
doom13 0 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба Т.е. оно круче чем у Xilinx (Kintex-7), там автомат калибровки необходим, но тапов там больше. Всё само сделает, круто В Arria V использовали эти блоки? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 12 февраля, 2018 Опубликовано 12 февраля, 2018 · Жалоба В Arria V использовали эти блоки? Пока нет. Если бы использовал ответил бы гораздо уверенней :laughing: По структуре шины управления не нашёл. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 14 февраля, 2018 Опубликовано 14 февраля, 2018 · Жалоба Пока нет. Если бы использовал ответил бы гораздо уверенней :laughing: По структуре шины управления не нашёл. А есть где нибудь информация по какому принципу работают блоки DPA, т.е. как определяется центр окошка ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 14 февраля, 2018 Опубликовано 14 февраля, 2018 · Жалоба А есть где нибудь информация по какому принципу работают блоки DPA, т.е. как определяется центр окошка ? А откуда информация что DPA подстраивается именно под максимум глазка? Можете указать документ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 14 февраля, 2018 Опубликовано 14 февраля, 2018 · Жалоба А откуда информация что DPA подстраивается именно под максимум глазка? Можете указать документ? Прямо об этом вроде нигде не говорится. Но вот тут вот: https://www.altera.com/en_US/pdfs/literature/an/an236.pdf The dynamic phase aligner block uses the incoming data and clocks to generate a new clock that is phase-aligned with the data. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 14 февраля, 2018 Опубликовано 14 февраля, 2018 · Жалоба Прямо об этом вроде нигде не говорится. Да, я тоже уже успел кое что найти. А то сбило что у них режимы либо DPA либо CDR, а это всё таки не одно и то же если DPA работает по глазку. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться