[lonzhin 0]

Впервые развожу STRATIX2 , корпус BGA 484 ноги, шаг 1 мм. Используются меньше половины доступных ног, поэтому без особых проблем удается разместить сигналы в двух слоях. Если делать 4-слойку, то остаются 2 слоя для земли и питания. Вот тут возникают сомнения. ПЛМ требует 1.2В для ядра плюс 3.3В, причем 1.2В в центре, а 3.3В по окружности вокруг центра. Ясно, что при таком расположении нельзя сделать хорошую плоскость для каждого из питаний, как рекомендует Aлтера. Придется вести 1.2В относительно узкой (~5-7мм) дорожкой. Есть ли тут достаточно опытные люди, чтобы дать квалифицированный совет - может необходимо делать 6-слойку для BGA (что естественно дороже)?. Заметил, что в примерах на сайтах Алтеры и Ксайлинкса показаны 12-слойки с перемежающимися сигнальными слоями и слоями земли/питания. Может только так и надо? Кто что скажет?

[B-52 0]

Неплохо было бы сначала оценить токи потребления STRATIX2 отдельно по каждому напряжению (ядра, каждого из банков, добавочных напряжений) и рассчитать приемлемую ширину каждой вводной трассы напряжения. 5-7мм не так уж и плохо. Мне самому доводилось делать разводку питания в одном слое для Virtex2. Но разводка в 4 слоях годится лишь для проекта, в котором нет высокоскоростных линий (диффпар и т.п.). Если они все-таки заложены в проекте, то сам разрыв планов питания под ними неприемлем.Это надо учитывать.

[lonzhin 0]

Токи питания небольшие - около ампера. Есть шина 75МГц, 16 линий.

[AndreyZ 0]

Судя по вашему описанию четырёхслойка вас вполне устроит. Что касается трассы шириной 5-7мм то через неё можно пропускать весьма значительные токи (см. приложение). Кстати, помните что на внешних слоях толщина меди больше примерно на 1oz (за счёт plated copper). Рабочая частота у вас невысока, чтобы об этом беспокоиться. Впрочем и высокочастотные устройства можно развести и на двухслойке, если удасться согласовать волновые сопративления и отследить пути возвратных токов.

Если сомнения ещё остались - присылайте картинки.

Current_Charts.doc

Изменено 15 декабря, 2005 пользователем GKI

[crack 0]

На самом деле вопрос вопрос не столько в скорости работы, сколько во фронтах сигналов. Даже на единицах мегагерц можно нарваться на неприятности, если фронты сигналов будут резкими. Современные ПЛИС - штуки скоростные и разводить их нужно очень акуратно. Сам сталкивался с тем, что сигнал частотой 10МГц, но с резким фронтом вызывал "дребезг" на линии - схема не работала.

С BGA всё ещё сложнее. В таких схема часто просто невозможно расположить конденсаторы по питанию рядом с микросхемой, не говоря уже о том чтобы повесить конденсатор на пин питания. Единственный выход - использовать выделеные слои под каждое питание, причём со своей землёй. Т.е. если у вас в схеме три питания - то уже надо иметь шесть слоёв только на питание (три питающих и три земляных), тогда они сами пары "питание+земля" будут работать как очень щирокополосные (гиговые) конденсаторы и ваши блокировочные ёмкости (даже если близко поставить из не удалось) будут подключены к пинам широкими полигонами с низкой индуктивностью.

[DmitryR 0]

Даже на единицах мегагерц можно нарваться на неприятности, если фронты сигналов будут резкими. Современные ПЛИС - штуки скоростные и разводить их нужно очень акуратно. Сам сталкивался с тем, что сигнал частотой 10МГц, но с резким фронтом вызывал "дребезг" на линии - схема не работала.

IMHO на всех современных ПЛИС можно поставить SLOW SLEW RATE на выходной драйвер. Это растягивает фронт и нивелирует описанную проблему. А для высоких скоростей есть DCI (автоматическая подстройка выходного шунта под канал).

 

Единственный выход - использовать выделеные слои под каждое питание, причём со своей землёй. Т.е. если у вас в схеме три питания - то уже надо иметь шесть слоёв только на питание (три питающих и три земляных)

Это ежу понятно, что так надо делать по науке, однако сплошь и рядом работает, когда все питание в одном слое, и соблазнительность этого IMHO и обсуждается.

[Shubin 0]

Неплохая статья на тему разводки BGA. Посмотрите - может поможет.

EDA_Expert_2_48_51.pdf

[Paul 0]

На тему слоев и питания уже было много сказано на форуме и тем не менее повторюсь. Чтобы получить качественное питание - надо моделировать. При этом можно будет определить не только необходимое количество слоев и их сочетание, но и количество и расположение блокировочных конденсаторов. К сожалению, моделирование питания есть только у Cadence, Mentor только обещает ввести его в HyperLinx. А на первый взгляд можно порекомендовать не менее 6 слоев.

[Iouri 0]

может стратикс2 и ненужен если позволяют размеры, платы,

то можно поствить скажем 2циклона у которых питание 3.3в

и корпуса TQFP но все зависит сколько ресурсов фпга используется

 

 

удачи