GGGG

Наверное придется программировать XCF до установки на печ. плату при помощи отдельного программатора. Т.е. программировать не iMPACTом, а обычным универсальным программатором, поддерживающим Вашу XCF микросхему. Файл для программирования должен сделать Foundation и если я не ошибаюсь, то это будет mcs-файл, который программируется как обычный бинарный.

Было бы интересно узнать об этом подробнее. Самое достоверное и полное подтверждение этому - ссылка на соответствующий документ (отчет, сертификат и т.п.). Жду с интересом. Спасибо.

Дело не в том, что куда влезет, а в том что конечные результаты могут _очень_ отличаться. В Вашем базисе для ИМС есть радиационностойкое ОЗУ? (к примеру, в Вашем ИМС можно установить помимо радиационностойких gateов ОЗУ объемом 540кБ)?

Дешевле - это сколько? Золочение может означать все что угодно, например микросхем выполняющих эту функцию нет в природе с тем же температурным диапазоном. Или нужно было выполнить требование по агрессивности среды (окисление выводов, т.е. срок эксплуатации выдержать). Так же надо учитывать, что золочение бывает разное. Этот показатель очень широкий и может означать все что угодно. ASIC или БМК не выход, во первых сам процесс разработки структуры БМК и подготовки к производству, а затем прохождения радиационностойких испытаний очень дорогой. Штучный вариант без сомнения не окупится. Сделать радиационностойкое БМК _можно_ но это тоже удовольствие не из дешевых. (с) Все относительно..... Ни куда засылать не надо, в этом нет необходимости. По каждому семейству ПЛИС ACTEL предоставляет отчеты по сертификации (проведенных испытаниях по разным методикам для различного применения, в том числе и отчеты на радиационостойкость) на своем сайте - Отчеты в разделе Total Ionizing Dose (TID) Reports. P.S. Есть и старые дешевые семейства ACTEL, но использовать устаревшее IMHO не целесообразно. Не каждая обычна ПЛИС будет являться прототипом ИМС. Причем нельзя забывать об ограничениях по объему ИМС и ее "библиотечной" логике, т.е. о том _базисе_ из которого будет строиться Ваш проект в ИМС. Не всегда его может хватить.

Не совсем верно сформулирован вопрос... На самом деле это звучит так - какими фирмами производителями ПО для симуляции, синтеза и имплементации структуры ПЛИС поддерживаются микросхемы фирмы ACTEL и какие семейства. Теперь немного о ПО фирмы ACTEL. Сам Actel не _разрабатывает_ ПО для своих ПЛИС, за _исключением_ только программы имплементации (расположения и трассировки с временным анализом) проекта в микросхему. За основу у ACTEL взят _пакет программ_ под названием Libero, который можно скачать с их сайта бесплатно и даже получить бесплатную лицензию на год. В этот пакет входят все программы, необходимые для успешного прохождения всех этапов проектирования структуры ПЛИС от симуляции до имплементации. Доступнее и более законного ПО я пока не встречал. В качестве инструмента для симуляции проекта используется программа от Mentor Graphics ModelSim Actel Edition (AE), отличие от обычного ModelSima в том, что в версии AE поддерживаются _только_ микросхемы АСТЕL. В качестве инструмента для синтеза использована программа от Sinplicity (после ее "продажи" теперь будет Synopsys) - Synplify Pro AE отличие от обычного Synplify в том, что в версии AE поддерживаются _только_ микросхемы АСТЕL. Этим я хочу сказать что не обязательно использовать только эти пакеты, т.к. крупнейшие игроки на рынке такого ПО _поддерживают_ микросхемы ACTEL в своих программных пакетах. Основной вопрос лишь в том, какой из этих пакетов работает корректнее и использует наиболее эффективные алгоритмы при работе. Единственная программа, которую не получается заменить на аналогичную это ACTEL Designer (собственная разработка ACTEL входит в пакет Libero). Она используется на этапе имплементации и аналога ей я еще не встречал. Без этой программы точно не обойтись в разработке структуры ПЛИС ACTEL. Эта программа поддерживает только микросхемы фирмы ACTEL. Мне лично пакет Libero не нравиться, в основном тем, что в нем я _не_ могу разрабатывать проекты для других производителей ПЛИС. В соей работе мне приходиться сталкиваться с различными ПЛИС от различных производителей. В основном это связано с тем, что финальный проект должен быть выполнен для применения в очень жестких условиях, например открытого космоса, а прототипирование и макетирование изделия ведется на более дешевых и доступных микросхемах, зачастую вообще другого производителя (естественно с определенными оговорками). Для того, чтобы не быть привязанным в своем проекте к конкретному производителю ПЛИС, я использую другие программы и мой техпроцесс выглядит вот так: Создание проекта, симуляция - ALDEC Active-HDL (Expert Edition) | Синтез проекта - Sinplicity Synplify Pro (полная версия) | Имплементация проекта - ACTEL Designer/Xilinx ISE/ALTERA Quartus/LATTICE ispLEVER и др. Какова плотность рентгеновского излучения этой установки? Какой тип радиоактивного элемента в нем используется? Температурный режим работы? Какие напряжения питания и какие импульсные помехи по цепям питания в этой установке? Из опыта - для решения Вашего вопроса скорее всего подойдет ПЛИС фирмы ACTEL из семейства RTAX. Более подробно смогу ответить при более детальной информации а том, какая конкретно "рассыпуха" (по функционалу) стоит на Вашей плате.

Понял, спасибо. А есть ли совет как тогда верно создать в Aldece графический файл верхнего уровня для последующего синтеза?

Задача вот какая - есть файлы vhdl и verilog. Из них состоит проект. Проект собирается и симулируется в Active-HDL. Файлом верхнего уровня является графический файл из которого после компиляции создается vhdl-файл, который участвует в синтезе. В BDE-файле два блока - один vhdl, другой verilog. Собственно явление заключается вот в чем (на примере): 1. Запускаю Active-HDL 2. Создаю новый проект, язык по умолчанию vhdl. 3. Запускаю IP Core generator и выбираю обычный dff. В первом случае создаю его как vhdl (ffd8_VHDL.vhd) файл, во втором как verilog (ffd8_verilog.v). Имена у блоков _разные_. 4. Компилирую эти два файла. 5. Создаю bde-файл - top.bde (результирующий файл vhdl) в нем соединяю эти два блока и добавляю входные и выходные порты. Компилирую bde-файл. После компиляции создается vhdl - top.vhd с таким вот текстом: Откуда он взял такое? - \CLK\ Синтезатор (Synplify) ругается что не найден verilogНЫЙ блок и делает его _blackbox_. Если вручную убрать "\", то все отлично синтезируется.

Посмотрите вот здесь - ссылка. Может Вам и подойдет. Самое близкое к Вашим требованиям наверное этот - VBF-2555+. Другие, мне известные на этот диапазон фильтры, стоят много дороже чем 250$, в металлическом корпусе размерами 65мм(д)х45мм(ш)х25мм(в).

Глюк выглядит так: После установки программы и ввода Software Key программа выдает ошибку авторизации. Программа ставилась на чистую (только что установленную) Винду (разных сборок и СП). Лечилась по инструкции с использованием отображаемого Site Code. Авторизацию проходит и успешно лечится, если поставить дату ровно годом раньше (смещение на месяц или день приводит к отрицательному результату). Какие будут предложения? П.С. Жить с "прошлогодней" датой - вариант неприемлемый. Спасибо.

Именно так.... далее надо не забыть сохранить схемы в формате Active-HDL, чтобы их понял ИСЕ.

А какое точное описание процессоров у тех ноутах на которые не устанавливается, может все теже грабли с отсутсвием поддержки инструкции под java-инсталлятор?

Если мне не изменяет память там проект в графике рисуется (не поддерживается язык описания) на элементах микросхемы. Получается что-то вроде принципиальной схемы, но только на счетчиках, тригеррах, буферах и т.д.

Не уверен.... Можно перегнать проект в ISE через Aldec Active-HDL. Для проекта в Foundation 2.1 так и делал. Импортировал проект в АХДЛ, далее подключал в дезигн флов ИСЕ и работал. Если нужен проект полностью в ИСЕ (до компиляции), то можно импортированный и сконвертированный проект АХДЛя собрать в ИСЕ. Я этого не делал, но возможно и получится. Удачи.

Именно так сегдня днем и поступил. Но вот с библиотеками непонятка... если кто знает в чем дело откликнитесь.. :a14:

Я сейчас так и сделал. Не нравится только то, что приходится при установке "перезатирать" пути от 8.2i к 6.3i, после чего начинает запускаться 6.3i вместо 8.2. + Столкнулся с тем, что при запуске iMPACT 6.2 Windows XP Professional Corp. SP2 выдает ошибку на файл java.exe - Не является приложением win32 (или 32-битным приложением) и iMPACT 6.2 соотв. не запускается. На Win2000 все работает. Я так же что-то не смог понять что за библиотеки лежат на сайте ALDEC к ISE 8.2. Скачал, установил, а семейсва ПЛИС так в списке и нет. Может я что-то не то установил? Вот имена файлов: XilinxSchematicLibrariesISE8[1].2SP3forActive-HDL7.2.exe XilinxVerilogLibrariesISE8[1].2SP3withIPUpdate2forAc(..).exe XilinxVHDLLibrariesISE8[1].2SP3withIPUpdate2forActiv(..).exe