Перейти к содержанию
    

ubobrov

Свой
  • Постов

    66
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о ubobrov

  • Звание
    Участник
    Участник
  • День рождения 01.01.1979

Контакты

  • Сайт
    Array
  • ICQ
    Array

Посетители профиля

1 979 просмотров профиля
  1. Куплю отладку SoC DE10-Nano

    Предложения пожалуйста в почту [email protected]
  2. модуль ядра

    Вот, я переделывал драйвер SPI от атмела чтоб он работал как слейв. Все то же самое, что и мастер, тока ждет CS. Все работает. atmel_mpi.c.zip
  3. Нет, не Camera Link, просто 8 бит данных, вертикальная и горизонтальная синхронизация и клок. А со стороны проца это просто внешняя SRAM.
  4. Частота FPGA - 50 МГц, частота SDRAM - 100 МГц, данные на FPGA приходят от камеры с частотой 25 МГц, прерывание на процессор будет возникать при наличии в SDRAM хотябы одного полного кадра. Всего максимальное количество кадров 3, после чего FPGA перестаёт делать захват кадров пока не вычитается хотябы 1 накопленный кадр.
  5. За замечание по ветке спасибо, учту :) А проблема такая, видимо в предыдущем посте я не достаточно пролно её описал, ПЛИС выставит прерывание процессору, а тот, в свою очередь, будет должен считать данные из SDRAM, последовательно читая регистр ПЛИС, НО данные то от другого устройства не перестанут поступать, и их надо тоже писать в SDRAM. SDRAM - не 2-х портовая память, по-этому и надо делать какой-то арбитраж между записью и чтением. Я вот и спрашиваю про типовое решение подобной проблемы, по-тому, что не знаю как это делается.
  6. В ПЛИС поступают данные от внешнего устройства, ПЛИС должна записать эти данные в SDRAM и при определённом событии выставить прерывание внешниму процессору, который через регистры ПЛИС должен считать эти данные из SDRAM. По сути поступление данных ы ПЛИС и чтение их-же процессором - асинхронные события и надо как-то организовать арбитраж SDRAM, чтобы и поступающие данные не потерялись, и процессор считал все хранящиеся данные. ПЛИС лежит в адресном пространстве процессора, а SDRAM - нет. С SDRAM общается только ПЛИС. Может есть типовые решения или примеры? Я что-то не додумался.
  7. FPGA Advantage 7.2 не желает с Verilog2000 дружить, а другие версии FPGA Advantage у меня на компе не запускаются, почему-то, вот и приходится.
  8. at91sam9260 и at91sam9g20

    СПАСИБО! Проглядел я его :)
  9. at91sam9260 и at91sam9g20

    Есть плата на которой может стоять как один, так и другой контроллер. Контроллеры совместимы, за исключением инициализации фапч. Софт плодить не хочется под разные процы, нужно чтоб софт сам определял тип проца и правильно инициализировал фапч. Есть ли какой нибудь регистр, считав который можно понять, что за контроллер(9260 или 9g20)?
  10. uCOS-MMU

    Ищется сабж.
  11. Посмотрите в upload в разделе для микриума, файл Micrium-uC-FS-V3-10h_doc.rar. Сегодня добавил.
  12. Есть плата BF537-STAMP. Хотелось бы подебажить софт как под uclinux, так и без него в visualDSP++, но при этом пользуясь одним эмулятором. Реально ли это? Если реально, то какой эмулятор наиболее для этого подходит? Если не реально, то какой эмулятор наиболее предпочтителен для visualDSP++?
×
×
  • Создать...