реклама на сайте
подробности

 
 
7 страниц V  < 1 2 3 4 5 > »   
Reply to this topicStart new topic
> Рекомендации по трассировке DDR3, Хватит ли 4х сигнальных слоёв для моего случая?
Шухарт
сообщение Apr 20 2018, 12:11
Сообщение #31


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



Цитата(Uree @ Apr 19 2018, 10:43) *
Правильно, так и есть. Куда положили бит, оттуда и взяли, а какой у него номер не важно.


Спасибо.
Правда мне коллега уверяет что DQ0 и DQ8 нельзя трогать. Он заблуждается или это какое-то исключение?
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 20 2018, 12:30
Сообщение #32


Знающий
******

Группа: Свой
Сообщений: 5 209
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Это надо проверять по какой линии работает write-leveling в контроллере и в самой памяти. Если строго в нулевом бите - то придется оставлять его на месте и менять только остальные семь.
Go to the top of the page
 
+Quote Post
Шухарт
сообщение Apr 20 2018, 13:08
Сообщение #33


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



Цитата(Uree @ Apr 20 2018, 15:30) *
Это надо проверять по какой линии работает write-leveling в контроллере и в самой памяти. Если строго в нулевом бите - то придется оставлять его на месте и менять только остальные семь.


Похоже лучше их не трогать от греха подальше)
Go to the top of the page
 
+Quote Post
EvilWrecker
сообщение Apr 20 2018, 13:14
Сообщение #34


ядовитый комментатор
******

Группа: Свой
Сообщений: 2 761
Регистрация: 25-06-11
Пользователь №: 65 887



Что за чушь, сколько раз уже было за это сказано- свапьте спокойно, нету там фиксированных битов.
Go to the top of the page
 
+Quote Post
Шухарт
сообщение Apr 23 2018, 06:42
Сообщение #35


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



В итоге вышел каменный цветок. Прошу оценить и раскритиковать)
1-TOP
2-GND1
3-Int1
4-PWR1
5-PWR2
6-Int2
7-GND2
8-BOT

На L3 у меня справа Byte0 (32мм), слева- Адреса и команды длиной 62мм
На L6 у меня справа Byte1 (32мм), слева- Адреса и команды длиной 62мм
На топе сигнал RAS и подтягивающие резисторы
Снизу платы дифпара CK, два адреса и RST#, резисторы и кондёры

И сразу вопрос, какой длины надо делать дифпару CK? Сейчас она около 55мм.
У ксайлинкса написано -CK and DQS trace lengths must be matched (±250 mil) to maximize setup and hold
margins. То есть мне её по хорошему надо сократить до 32мм. С другой стороны где-то читал что клок должен быть равен или даже длинее адресов.

Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение

 
Go to the top of the page
 
+Quote Post
bigor
сообщение Apr 23 2018, 09:03
Сообщение #36


Знающий
****

Группа: Свой
Сообщений: 816
Регистрация: 28-11-07
Из: г.Винница, Украина
Пользователь №: 32 762



Как то слишком много получилось...
Неужели короче нельзя было?
Да и есть ли смысл ровнять на столь малом расстоянии?
И терминаторы с конденсаторами следует заменить на 0402.


--------------------
Тезис первый: Не ошибается лишь тот, кто ничего не делает.
Тезис второй: Опыт - великое дело, его не пропьёшь :).
Go to the top of the page
 
+Quote Post
Шухарт
сообщение Apr 23 2018, 09:17
Сообщение #37


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



Цитата(bigor @ Apr 23 2018, 12:03) *
Как то слишком много получилось...
Неужели короче нельзя было?

Короче? Байты точно нельзя было. Максимальный адрес первоначально был 50мм, пришлось сдвинуть его влево (нарастив на 10мм) чтобы внутри этого кольца дуги других дорожек уместились.


Цитата(bigor @ Apr 23 2018, 12:03) *
Да и есть ли смысл ровнять на столь малом расстоянии?

Я не знаю. В рекомендациях Ксайлинкса ничего не увидел про что что на малых расстояниях можно пренебречь разбегом длин

Цитата(bigor @ Apr 23 2018, 12:03) *
И терминаторы с конденсаторами следует заменить на 0402.

А для чего?

Сообщение отредактировал Шухарт - Apr 23 2018, 09:17
Go to the top of the page
 
+Quote Post
Aner
сообщение Apr 23 2018, 09:20
Сообщение #38


Гуру
******

Группа: Свой
Сообщений: 4 793
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



Да что то много, что то не оч вписывается. Длины "большие" против одного "красного". Вы учли длину проводников внутри чипа? В топе мало. Я бы больше трамбонов ставил в таком случае чем гармошек.

на 0402 однозначно!
Go to the top of the page
 
+Quote Post
ClayMan
сообщение Apr 23 2018, 09:34
Сообщение #39


Знающий
****

Группа: Свой
Сообщений: 551
Регистрация: 3-09-10
Из: Беларусь, Минск
Пользователь №: 59 267



Да, адреса выглядят как-то избыточно длинно. Шаг контроллера похож на 1мм - если так, то теоретически можно протащить две трассы по 100мкм между переходными 0.2х0.5мм в местах, где совсем уж никак по-другому (но на практике зависит от параметров вашей платы конечно). Сейчас из-за пары сигналов группы addr+ctrl, которые не пролезли, пришлось такой огород городить. Терминаторы по идее можно поближе к памяти поставить, зачем увеличивать длину их подключения? Клиренсы между сигналами большие - это хорошо конечно, но как-то уж очень много места съедено. Ну и если уж адреса разбросали между внешними и внутренними слоями (что тоже нежелательно), то при выравнивании обязательно нужно учитывать задержку, а не голую длину - в итоге трассы на внешнем слое физически окажутся длиннее.
Go to the top of the page
 
+Quote Post
Aner
сообщение Apr 23 2018, 09:42
Сообщение #40


Гуру
******

Группа: Свой
Сообщений: 4 793
Регистрация: 28-02-08
Из: СПБ
Пользователь №: 35 463



Верно подмечено. Если трасса на верху то E~1, если вниутри то E~4 +\- (см точный у материала FR-4 на нужной частоте). То длина внутренней трассы может сократиться вдвое. Ну и в Si9000 проверить можно.
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 23 2018, 09:59
Сообщение #41


Знающий
******

Группа: Свой
Сообщений: 5 209
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(Aner @ Apr 23 2018, 11:42) *
Если трасса на верху то E~1, ... То длина внутренней трассы может сократиться вдвое. Ну и в Si9000 проверить можно.


Шутите? Трасса в воздухе зависла или все-таки на плате лежит, да еще и маской прикрыта?

Прикрепленное изображение


Прикрепленное изображение


Разница в задержках чуть больше 10% так что никакой 2-кратной разницы в длине не будет.
Go to the top of the page
 
+Quote Post
Шухарт
сообщение Apr 23 2018, 10:17
Сообщение #42


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



С терминаторами учту..

А чем чревата "размашистость" трассировки DDR3? Место на плате есть. В этих внутренних слоях я мало буду сигналов вести.

Uree, а можно ваше мнение услышать?


И никто не ответил на вопрос. И сразу вопрос, какой длины надо делать дифпару CK? Сейчас она около 55мм.
У ксайлинкса написано -CK and DQS trace lengths must be matched (±250 mil) to maximize setup and hold
margins. То есть мне её по хорошему надо сократить до 32мм. С другой стороны где-то читал что клок должен быть равен или даже длинее адресов.-
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 23 2018, 11:01
Сообщение #43


Знающий
******

Группа: Свой
Сообщений: 5 209
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



А что Вы хотите услышать? Есть место - пусть себе лежат трассы, что тут еще советоватьsm.gif Зазоры между ними есть, зазоры к остальным сигналам есть - и хорошо.

А что Вас смущает с клоком? Если группа клок-адреса-управления выравнена, то требования соблюдены. Со стробами выравнять клок в общем случае практически нереально, но тут write-leveling помогает, поэтому не знаю откуда и к чему требование о "must be matched (±250 mil)".
Go to the top of the page
 
+Quote Post
Шухарт
сообщение Apr 23 2018, 11:28
Сообщение #44


Частый гость
**

Группа: Участник
Сообщений: 181
Регистрация: 3-11-12
Пользователь №: 74 229



Цитата(Uree @ Apr 23 2018, 14:01) *
А что Вы хотите услышать? Есть место - пусть себе лежат трассы, что тут еще советоватьsm.gif Зазоры между ними есть, зазоры к остальным сигналам есть - и хорошо.


Чисто из объективности хотел вас услышать. Как я понял у вас в трассировке ДДР большой опыт. Ну и вдруг я чего-то не вижу и допустил какую-то грубую ошибку)

Цитата(Uree @ Apr 23 2018, 14:01) *
А что Вас смущает с клоком? Если группа клок-адреса-управления выравнена, то требования соблюдены. Со стробами выравнять клок в общем случае практически нереально, но тут write-leveling помогает, поэтому не знаю откуда и к чему требование о "must be matched (±250 mil)".


Значит надо набрать ещё длины у клоков до 60мм, чтобы дифпара была равна адресам?
Go to the top of the page
 
+Quote Post
Uree
сообщение Apr 23 2018, 11:44
Сообщение #45


Знающий
******

Группа: Свой
Сообщений: 5 209
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Цитата(Шухарт @ Apr 23 2018, 13:28) *
Чисто из объективности хотел вас услышать. Как я понял у вас в трассировке ДДР большой опыт. Ну и вдруг я чего-то не вижу и допустил какую-то грубую ошибку)


Вы думаете это можно определить "на глаз" по скриншотам?sm.gif Нет, наверняка нельзя, просто на первый взгляд трассировка выглядит как "может такой быть".

Цитата(Шухарт @ Apr 23 2018, 13:28) *
Значит надо набрать ещё длины у клоков до 60мм, чтобы дифпара была равна адресам?


То же самое - по скринам не определить, что конкретно у Вас сделано, а что нет. Но клоки с адресами как правило собирают в одну группу, а требования к ее выравниванию зависят и знаете их Вы, не яsm.gif
Go to the top of the page
 
+Quote Post

7 страниц V  < 1 2 3 4 5 > » 
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2018 - 09:48
Рейтинг@Mail.ru


Страница сгенерированна за 0.01137 секунд с 7
ELECTRONIX ©2004-2016