[dryadae 0]

По адресу http://www.mct.net/faq/spi.html приведены две возможные схемы подключения SPI-устройств к контроллеру - сквозная (по принципу JTAG), и параллельная. Хотелось бы выслушать авторитетные мнения на тот счёт, какая их них лучше. Умом я, конечно, понимаю, что каскадирование вызовет задержку на Fclk/(общая_ширина_сдвиговых_регистров)... а как быть с другими возможными "граблями"? Скажем, имеет ли значение максимальное число TTL/CMOS-нагрузок при паралелльном соединении, особенно в плане CLOCK и MOSI, и как обычно осуществляется согласование устройств (ADC) с различной максимальной частотой интерфейса?

Не возникнет ли без буферных элементов bus contention? И есть ли где-то в Инете грамотная схема буферизации SPI-подключения?

 

Также интересно, как следует поступать с pull-up-резисторами на каждом из перечисленных вариантов.

Изменено 3 ноября, 2006 пользователем dryadae

[zltigo 0]

какая их них лучше.

Лучше :-))

Каскадированное включение вообще не имеет никакого отношения к реально существующим компонентам. Разве только если Вы сваяете из кучки сдвиговых регистров примитивную однонаправленную самоделку.

[dryadae 0]

То есть ставим параллельно, и не паримся с буферизацией? А как же быть, в таком случае, с раздачей клока на 7 нагрузок (BF531)?

[zltigo 0]

То есть ставим параллельно, и не паримся с буферизацией?

Ну нету ничего реально применимого включаемого каскадируемо. НЕТУ.

Ну посмотрите на то железо, что Вы собираетесь подключать к SPI оно не подключается каскадируемо.

Картинка по ссылке - чисто теоретический бред.

Не парьтесь с этой картинкой.

А как же быть, в таком случае, с раздачей клока на 7 нагрузок (BF531)?

А как по Вашему клок на той 'картинке' раздается? Ну нет даже на ней никакой разницы между "вариантами".

Как обычно - думать в завистмости от частоты клока, расстояний и прочего....

[dryadae 0]

То есть на 7 IC, как я понимаю, ставим готовый clock distribution 8:1 (AD9510, MAX9160), а устройства на линии данных всё сами "разрулят" через Hi-Z?

Изменено 4 ноября, 2006 пользователем dryadae

[zltigo 0]

..ставим готовый clock distribution 8:1 (AD9510, MAX9160)

На каких частотах, на какие расстояния и какие SPI девайсы то работать заставить хотите???

[dryadae 0]

Девайсы разные (АЦП, ЦАП, сенсоры), расстояния - до 15 см, частоты, кроме ПЗУ - до 5 Мгц.

[zltigo 0]

расстояния - до 15 см, частоты, кроме ПЗУ - до 5 Мгц.

Ну и зачем для таких условий огород городить?

Для полного счастья BF с его крутыми фронтами последовательные резисторы на клок и MOSI и все.

[dryadae 0]

А чем плохи крутые фронты для SPI? Разве недостаточно обычного pull-up?

[zltigo 0]

А чем плохи крутые фронты для SPI? Разве недостаточно обычного pull-up?

SPI без разницы, а вот лишний "звон" от крутых фронтов при размазанной топологии и двухслойной

(я правильно понял?) плате никому не нужен.

pupp-up на вообще к SPI ни сном ни духом, ибо MISO трехстабильным быть должен, а уж клоки уж тем паче жестко мастером генерятся на нормальном выходе.

[dryadae 0]

Но clock distribution всё-таки нужно, верно?