Перейти к содержанию
    

aT-DeviLru

Свой
  • Постов

    105
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о aT-DeviLru

  • Звание
    Частый гость
    Частый гость
  • День рождения 23.04.1991

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

3 696 просмотров профиля
  1. Некоторые спрашивают расшифровку на форуме xilinx: https://support.xilinx.com/s/question/0D54U00007H2baYSAR
  2. Оставлю отзыв о продавце и платах, приобрёл такой ускоритель с доставкой через СДЭК, к доставке вопросов не было - платы приехали в целостности и довольно быстро (~6 дней), сами платы работоспособные, проверил флешку, XDMA PCIe, 100G QSFP, 4xDDR4. Из нюансов - встроенный программатор на плате не распаян, поэтому его нужно докупать отдельно или использовать внешний программатор, обычный китаец DLC10 с авито или озона подходит. Для питания платы используется разъём 8pin EPS (как для питания процессора), а не 8pin PCIe. Из полезных ссылок: 1. Репозиторий с примерами проектов под эту плату https://github.com/maswx/vu13p разработчик китаец, поэтому код так себе, встречаются упоминания GPT4) 2. Описание платы от китайцев https://zhuanlan.zhihu.com/p/617050950 Ну и нужно понимать, что система охлаждения и питания на этой плате выглядит более простой по сравнению с SQRL BCU1525 и Bittware CVP-13, поэтому загрузить плату на 100% это скорее всего не позволит, но с другой стороны и стоимость этой платы значительно меньше приведённых плат для майнинга.
  3. Большое спасибо за помощь!
  4. Добрый день, помогите, пожалуйста, скачать PathWave Windows Patcher v1.3.zip https://bbs.eetop.cn/thread-925473-1-1.html
  5. Под многие камеры Canon можно писать свой софт - https://www.magiclantern.fm/
  6. В Vivado начиная с версии 2018.1 добавлено ip-ядро Polar Encoder/Decoder, при желании можно его поизучать.
  7. Наверное уже не актуально, но может кому-нибудь ещё пригодиться, на базе питерского политеха имеется мастерская для молодёжи - фаблаб, где можно самостоятельно работать на различном оборудовании, в том числе на 3D-принтере. http://fablab.spbstu.ru/ru_RU/tariffs/
  8. Может быть кто-нибудь напишет, как в матлабе решаются следующие вопросы: 1. Можно ли использовать аппаратные блоки ПЛИС и при этом производить симуляцию в simulink? Для оптимального описания, например, высокоскоростных фильтров (рабочие частоты > 450 МГц), как правило, используются прямые вставки примитивов DSP48 с ручной конфигурацией их параметров. 2. Можно ли переходить на разные клоковые домены, например по середине схемы поставить MMCM, перейти на двойной клок, произвести обработку на нём, потом перейти обратно на одинарный клок? 3. Можно ли использовать шифрованные ip-ядра (которых нет в Xilinx System Generator) на языках VHDL/Verilog? 4. Можно ли задавать атрибуты у элементов, например один блок памяти сделать на лутах, другой на блочной памяти, часть сдвиговых регистров сделать на SRL16, часть на FDRE? 5. Можно ли работать с асинхронными клоковыми доменами, например поставить асинхронное фифо? 6. Можно ли размножить какой-нибудь сигнал для уменьшения fanout и улучшения таймингов? 7. Есть ли в simulink (графическое представление) адекватный контроль за изменениями кода (git), чтобы можно было производить удобную коллективную разработку (слияние кода, просмотр изменений, итд)? 8. Есть ли нормальный редактор кода для матлаба, например полноценная интеграция с редактором Sublime Text?
  9. Xilinx FIR Compiler в Vivado умеет делать интерполяцию параллельных потоков, поэтому задача интерполяции сигнала в 2 раза с Fд = 250 МГц до 500 МГц на клоке 250 МГц решается очень просто.
  10. Посмотрите application note от Xilinx: xapp524,xapp855,xapp856,xapp860,xapp866,xapp585,xapp774,xapp1064,xapp1071, потом можно поискать поиском по форуму по названиям xapp-ов, было уже множество тем с разбором приёма такого типа данных. Даже статья на хабре есть - https://habrahabr.ru/post/313692/
  11. Сегодня добавили и сам дистрибутив Vivado 2016.3 для скачивания, образ теперь занимает 20.61 ГБ, прошлая версия (2016.2) была существенно легче - 11.17 ГБ.
  12. Рассмотрим случай когда все 3 мастера ожидают передачи данных, т.е. ireq_tvalid_vect = "111": 1) По ресету инициализируется переменная curr_num := 2; 2) 1-я итерация цикла "stream_fingering_l : for stream_num in 3 downto 1 loop" stream_num = 3; => loop_num = (curr_num + stream_num) mod 3 = (2 + 3) mod 3 = 2 curr_num := loop_num = 2 3) 2-я итерация цикла ... stream_num = 2; => loop_num = (curr_num + stream_num) mod 3 = (2 + 2) mod 3 = 1 curr_num := loop_num = 1 4) 3-я итерация цикла ... stream_num = 1; => loop_num = (curr_num + stream_num) mod 3 = (1 + 1) mod 3 = 2 curr_num := loop_num = 2 В итоге получаем, что на выход арбитра всегда коммутируется 2-ой мастер. Второй пример работает корректно, т.к. перебирает циклически все индексы.
  13. В квесте есть отдельная документация на многопроцессорную симуляцию: "Questa ® SIM Multi-core Simulation User’s Guide" (смотреть в папке docs\pdfdocs)
  14. В качестве примера можно посмотреть исходники и документацию открытого проекта Red Pitaya, например, там имеется генератор сигналов, осциллограф и анализатор спектра с веб-интерфейсом, всё это работает под arm linux-ом.
  15. Генератор белого шума есть в примерах Xilinx System Generator, его реализация полностью открыта для пользователя, поэтому при желании можно очень быстро портировать код под любую другую ПЛИС.
×
×
  • Создать...