Перейти к содержанию
    

iosifk

Модераторы
  • Постов

    4 601
  • Зарегистрирован

Репутация

3 Обычный

2 Подписчика

Информация о iosifk

  • Звание
    Гуру
    Гуру
  • День рождения 23.09.1952

Старые поля

  • skype
    Array

Контакты

  • Сайт
    Array
  • ICQ
    Array
  • Skype
    Array

Информация

  • Город
    Array

Посетители профиля

36 468 просмотров профиля
  1. Ну а если "раскинуть остатками", то задается вопрос: а не хотите ли симулировать вообще без пзу? Т.е. вместо данных пзу ставим порт, адрес тоже выводим на порт. Команды записываем в файл и читаем из него код команды по адресу из порта адреса пзу... чтобмы не заморачиваться можно разделить клоки для чтения команд из файла и на клоки для процессора. Вычитали команду, посунули ее процессору и дали ему клок.., вот так точно проект каждый раз компилить не придется. Меняется только файл команд, а не сам процессор...
  2. Для симуляции вроде не надо,,, Для релиза есть два стандартных пути: 1 сделать память двухпортовой и внешним автоматом из порта грузить команды 2 сделать программу загрузчик и по сбросу из порта грузить память команд 3 сделать монитор-загрузчик и вообще все отлаживать в программном режиме...т.е например при шаговой отладке переходить на теневое пзу и выдавать на хост содержание всех ресурсов процессора
  3. После uart должен стоять преобразователь уровней в стандарт COM порта. Посмотрите его даташит, может лт он работать на вашей частоте... Потом включите на порт заглушку "сам на себя"... Потом посмотрите в настройках uart, может ли он при приеме бита брать не один отсчет, а три и мажоритировать их... Потом можно увеличить стоповый интервал... ну а дальше протокол с перезапросами по ошибке приема данных... А перед этим соединить земли передатчика и приемника, взять кабель с витыми парами или с экранами.. Короце, есть простор для поиска...
  4. Ток намагничивания будет и при синусоидальном входном сигнале. Иначе бы в трансформаторе не было бы потерь и он не грелся бы...
  5. Возьмите учебник... первичный ток делится на две части... одна превращается во вторичный ток, а другая на ток намагничивания трансформатора... Представьте трансформатор как трехполюсник. Как букву Т. Слева по перекладине - первичный ток, ссправа по перекладине - вторичный ток, а вот по ножке буквы Т течет ток намагничивания... и он греет трансформатор. Ну и дальше по учебнику...
  6. Мой опыт подсказыват, что если нет простого ответа, то значит сам вопрос задан неверно. Зачем нужен именно асинхронный вход? Проектирование на плис - это синхронные проекты, а схемотехника старых ттл триггеров 74 серии тут не годится. Как только ответите на этот вопрос, так все и решится.
  7. Попробуйте сделать по другому. Автомат, как таковой тут и не нужен... Вам для работы сдвигового регистра нужно сделать набор входов управления, разрешающих делать загрузку, сдвиг, и пр. Для каждого действия - свой вход разрешения... опишите это как регистр, толькл if-else будет больше. и далее вставите как инстанс в проект. А в проекте в нужное время будете подавать нужный сигнал разрешения.
  8. В исходной схеме микроконтроллер работал как буфер между ацп и хостом причём съём данных с ацп у него был нормируемый по времени потому что наверняка он программировался на ассемблере и там можно было подсчитать число команд при съёме данных причём этот микроконтроллер работал только в одном потоке команд.. А теперь вы хотите поставить вместо него микроконтроллер который бы занимался выводом чего-то там на экран, регенерации динамической памяти данных, и буферированием в этой динамической памяти отсчётов и что получится в таком варианте все отчеты снимаемые с ацп могут производиться в ненормируемое время и Вам нужно будет учитывать возможность экстраполяции каких-то кусков графика
  9. Система с двумя несинхронными Фифо никогда хорошо работать не будет... достаточно рассогласовать их на половину кадра и дальше вы никогда не соберёте их вместе. Гораздо проще сделать к Фифо данных дополнительных теги, то есть дополнительное поле памяти на два Бита и туда писать кодировку "начало кадра", "конец кадра ", "данных" и "ошибка данных". На приёмном конце читаете поле тега и ищете начало кадра. дальше вычитывайте данные выбрасываете ошибочные данные и делайте это до момента прихода кодировки "конца кадра". И ещё тут недавно обсуждали стиль написания текста на верилоге.. Посмотрите там даны хорошие ссылки на статьи...
  10. А вывести частоту на какой-нибудь вывод и посмотреть глазковую диаграмму?
  11. "Вентиль" - понятие физическое и "размещается" на кристалле... "always" - ключевое слово языка, все что с ним связано, описано в стандарте на верилог...
  12. Введите параметр дебаг-релиз и две группы парамеиров, одна для дебага, другая для релиза... Соответственно под эти параметры можно автоматически генерить немного разное описание... Еще я помню у ксая был файлик, который входил в их библиотечные модули памяти и в нем была сделана жуткая задержка, которая имитировала время установки плис в рабочее состояние после загрузки. Я этот файлик копировал в рабочую папку и вручную задержку уменьшал в 1000 раз... вот после этого симулировать проект было не так скучно...
×
×
  • Создать...