реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Vivado 2016.4, 30 ноября 2016
aabmail
сообщение Feb 22 2017, 12:03
Сообщение #16


Местный
***

Группа: Свой
Сообщений: 209
Регистрация: 4-06-08
Из: Москва
Пользователь №: 38 056



Коллеги,

Вопрос к тем, кто перешел на 2016.4.2. Появились ли там новые баги?
Что стабильнее: 2016.2, 2016.3 или 2016.4.2 ?
Go to the top of the page
 
+Quote Post
toshas
сообщение Feb 22 2017, 12:49
Сообщение #17


Местный
***

Группа: Свой
Сообщений: 322
Регистрация: 14-02-06
Пользователь №: 14 339



Цитата(Dr.Alex @ Dec 21 2016, 00:52) *
Мда, мифическое «возросшее потребление в статике» сначала у Артикса, а теперь и у Спартана-7 —
популярная тема у неумеющих читать даташыты...


Не могли бы вы пояснить, как "правильно" прочесть даташит ?

Spartan 6
https://www.xilinx.com/support/documentatio...heets/ds162.pdf
Table 5: Typical Quiescent Supply Current
LX25 11.0 mA

Spartan 7
https://www.xilinx.com/support/documentatio...-data-sheet.pdf
Table 5: Typical Quiescent Supply Current
XC7S25 48 mA


Спасибо!
Go to the top of the page
 
+Quote Post
Dr.Alex
сообщение Feb 22 2017, 15:01
Сообщение #18


Профессионал
*****

Группа: Свой
Сообщений: 1 345
Регистрация: 5-04-05
Из: моська, RF
Пользователь №: 3 863



Цитата(toshas @ Feb 22 2017, 15:49) *
Не могли бы вы пояснить, как "правильно" прочесть даташит ?

Spartan 6
https://www.xilinx.com/support/documentatio...heets/ds162.pdf
Table 5: Typical Quiescent Supply Current
LX25 11.0 mA

Spartan 7
https://www.xilinx.com/support/documentatio...-data-sheet.pdf
Table 5: Typical Quiescent Supply Current
XC7S25 48 mA


Спасибо!


Надоело уже.
Ну хотя бы прочитайте Notes вот прямо-прямо под теми таблицами, цыфирь из которых приводите. Хотя бы самую первую.
Go to the top of the page
 
+Quote Post
Volkov
сообщение Mar 16 2017, 16:16
Сообщение #19


Местный
***

Группа: Свой
Сообщений: 224
Регистрация: 21-01-05
Пользователь №: 2 104



Цитата(aabmail @ Feb 22 2017, 15:03) *
Коллеги,

Вопрос к тем, кто перешел на 2016.4.2. Появились ли там новые баги?
Что стабильнее: 2016.2, 2016.3 или 2016.4.2 ?


Перешел на 2016.4_0124_1 с 2015.2.
Про стабильность - вылетел один раз просто сам по себе, когда я пиал HDL.

По времени компиляции - оно тормознутее чем 2015.2. Проект толком не разводится, время компиляции увеличилось на 30 мин ~50 %.
Думаю вернуться на 2015.2, и со временем свалить на Альтеру.
Go to the top of the page
 
+Quote Post
Alex77
сообщение Mar 16 2017, 19:44
Сообщение #20


Местный
***

Группа: Участник
Сообщений: 270
Регистрация: 2-12-05
Пользователь №: 11 695



Цитата(Volkov @ Mar 16 2017, 19:16) *
Перешел на 2016.4_0124_1 с 2015.2.
Про стабильность - вылетел один раз просто сам по себе, когда я пиал HDL.

По времени компиляции - оно тормознутее чем 2015.2. Проект толком не разводится, время компиляции увеличилось на 30 мин ~50 %.
Думаю вернуться на 2015.2, и со временем свалить на Альтеру.

может просто проект несколько не удачно написан ? wacko.gif
Go to the top of the page
 
+Quote Post
Volkov
сообщение Mar 17 2017, 07:05
Сообщение #21


Местный
***

Группа: Свой
Сообщений: 224
Регистрация: 21-01-05
Пользователь №: 2 104



Цитата(Alex77 @ Mar 16 2017, 23:44) *
может просто проект несколько не удачно написан ? wacko.gif


Проект без проблем собирался на 2015.2. 250 тыс логики, и тыс умножителей за 50 минут. Я ожидал, что за год вивадо станет хотя бы не хуже, а тут такая засада.
Go to the top of the page
 
+Quote Post
dxp
сообщение Mar 17 2017, 07:23
Сообщение #22


Adept
******

Группа: Свой
Сообщений: 3 361
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343



QUOTE (Volkov @ Mar 16 2017, 23:16) *
... и со временем свалить на Альтеру.

Надо же! "Лучше всего клюёт у противоположного берега, это аксиома" (с) Ералаш. А я вот (после 20 лет исключительно альтероводства) нахожусь в процессе освоения Xilinx. sm.gif

QUOTE (Volkov @ Mar 17 2017, 14:05) *
Проект без проблем собирался на 2015.2. 250 тыс логики, и тыс умножителей за 50 минут. Я ожидал, что за год вивадо станет хотя бы не хуже, а тут такая засада.

Поинтересуйтесь у альтероводов, какой квартус лучше в плане стабильности, предсказуемости и безглючности - например, 13.1 или 16.1? sm.gif


--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
Go to the top of the page
 
+Quote Post
Volkov
сообщение Mar 19 2017, 11:39
Сообщение #23


Местный
***

Группа: Свой
Сообщений: 224
Регистрация: 21-01-05
Пользователь №: 2 104



Это наверное ностальгия.

В 2016.4 покоцанная ILA.

There is CR-965551 filed for this issue.
It’s going to be fixed in 2017.1

Currently there is a workaround:

For both Basic and Advanced trigger modes

set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_regs/reg_15/I_EN_CTL_EQ1.U_CTL/xsdb_reg_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/use_probe_debug_circuit_2_reg*" && IS_SEQUENTIAL} ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_regs/reg_15/I_EN_CTL_EQ1.U_CTL/xsdb_reg_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/en_adv_trigger_2_reg*" && IS_SEQUENTIAL} ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_regs/reg_1a/I_EN_CTL_EQ1.U_CTL/xsdb_reg_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/en_adv_trigger_2_reg*" && IS_SEQUENTIAL} ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.arm_in_transfer_inst/dout_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.arm_in_transfer_inst/temp_reg0_reg*" && IS_SEQUENTIAL } ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.halt_in_transfer_inst/dout_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.halt_in_transfer_inst/temp_reg0_reg*" && IS_SEQUENTIAL } ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.halt_out_transfer_inst/dout_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.halt_out_transfer_inst/temp_reg0_reg*" && IS_SEQUENTIAL } ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.arm_out_transfer_inst/dout_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_reset_ctrl/asyncrounous_transfer.arm_out_transfer_inst/temp_reg0_reg*" && IS_SEQUENTIAL } ]

When Advanced Trigger mode is enabled use the following in addition to the above

set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/en_adv_trigger_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_regs/reg_88f/I_EN_STAT_EQ1.U_STAT/xsdb_reg_reg*" && IS_SEQUENTIAL } ]
set_false_path -from [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/en_adv_trigger_reg*" && IS_SEQUENTIAL } ] -to [get_cells -hierarchical -filter { NAME =~ "*ila_core_inst/u_ila_regs/reg_892/I_EN_STAT_EQ1.U_STAT/xsdb_reg_reg*" && IS_SEQUENTIAL } ]

Workaround process:

For Instantiated design:
In case of instantiated design, above timing exceptions can be added directly to design/system level XDC file and take it through entire implementation.

For Inserted design:
Create a tcl file with the commands from above and hook it into the post-opt event under "Implementation settings".


https://forums.xilinx.com/t5/Implementation...ght/true/page/2
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th August 2017 - 10:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01451 секунд с 7
ELECTRONIX ©2004-2016