реклама на сайте
подробности

 
 
6 страниц V  « < 4 5 6  
Reply to this topicStart new topic
> RISC-V, Полностью открытый МК
COMA
сообщение May 9 2018, 09:11
Сообщение #76


Знающий
****

Группа: Свой
Сообщений: 851
Регистрация: 28-08-04
Пользователь №: 559



Цитата(ataradov @ Jan 7 2018, 21:44) *
Я только что опубликовал свою реализацию - https://github.com/ataradov/riscv . Но это сильно любительский проект, я на звание гуру не претендую. Сейчас все сильно заточено на работу с FPGA и активное использование двухпортовой памяти для программы/данных. Я активно работаю над улучшениями. Проектов для FPGA пока не публикую, так как они пока что в сильной разработке.

Это ядро проверенно на MAX 10 и вроде работает.


А есть какие-то метрики?
макс. частота работы, занимаемые ресурсы, производительность на МГц ?


Upd. все есть в репозитории.
Go to the top of the page
 
+Quote Post
ataradov
сообщение May 11 2018, 16:44
Сообщение #77


Знающий
****

Группа: Участник
Сообщений: 995
Регистрация: 8-01-07
Из: San Jose, CA
Пользователь №: 24 202



QUOTE (di4zerus @ May 9 2018, 00:11) *
А разве его не в Vetrilog покупают?
Покупают Verilog, но и закладки сейчас не топорные идут. Понятно, что там регистра не будет специального, который доступ ко всему открывает. А вот незаметный "баг" по типу Meltdown и Spectre вполне можно заложить.
Go to the top of the page
 
+Quote Post
di4zerus
сообщение May 12 2018, 16:36
Сообщение #78


Участник
*

Группа: Участник
Сообщений: 24
Регистрация: 5-05-10
Пользователь №: 57 099



Цитата(ataradov)
А вот незаметный "баг" по типу Meltdown и Spectre вполне можно заложить.

Так ведь и заложили жеsm.gif
С другой стороны, в RISC-V процессорe после воплощения в чипе тоже можно "косякнуть" на Meltdown?


Сообщение отредактировал di4zerus - May 12 2018, 16:37
Go to the top of the page
 
+Quote Post
ataradov
сообщение May 12 2018, 16:43
Сообщение #79


Знающий
****

Группа: Участник
Сообщений: 995
Регистрация: 8-01-07
Из: San Jose, CA
Пользователь №: 24 202



QUOTE (di4zerus @ May 12 2018, 09:36) *
С другой стороны, будут ли открыты RISC-V процессоры после создания процессоров?
По крайней мере будет шанс, хоть и маленький. С ARM попытки сделать открытую реализацию заканчиваются письмами от юристов.

QUOTE (di4zerus @ May 12 2018, 09:36) *
Например, MIPS открыты для университетов.
Они точно открыты, а не как ARM DesignStart - код на Verilog, но обфусцированный?

При прочих равных проще выбрать открытую архитектуру, даже если чипы и закрыты. И ARM это тоже понимает, поэтому сделал Cortex-M0+ и Cortex-M3 доступными всем через DesignStart.
Go to the top of the page
 
+Quote Post

6 страниц V  « < 4 5 6
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 24th May 2018 - 07:34
Рейтинг@Mail.ru


Страница сгенерированна за 0.01 секунд с 7
ELECTRONIX ©2004-2016