реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> HyperLynx DRC
Frederic
сообщение Aug 8 2018, 20:07
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



первое знакомство с HyperLynx DRC Free Edition и ....

Появились вопросы по HLDRC.
В тренинге есть следующие рекомендации (привожу их полностью с указанием ок либо проблема)

• Если есть негативные плейн, запустите
Planes > Generate Negative Planes

Ok

• Выберите закладку View > Display Control > Layer и включите
– Planes
– Plane Data
– Fill/Hatch

Ok

• Дополнительно, слейте перекрывающиеся заливки

Ok

• Дополнительно, назначьте каждому пину уникальное имя

о чём речь ???

• Определите все цепи синхросигнала и их частоты (нужно для правил ЭМИ)

где и как ???

• Определите все цепи земли и питания, включая их напряжение

Ok в CES прописал

• Залейте области металла

Ok

• Определите все последовательные компоненты
– Для конденсаторов, задайте точный номинал

Ok,
отметьте их как последовательные элементы есть требование ???

– Для резисторов, отметьте их как последовательные элементы. Значение сопротивления не используется

Ok

• Включите все атрибуты VALUE если используете маршрут Expedition
или Board Station. Атрибут Value указывает в этих маршрутах на
автоматическое создание моделей для двух пиновых компонентов.

Ok, номинал прописан в свойствах компонента

– Включите диоды только если сигнал подключенный к цепи не является
землей или питанием.

????? не понятно

– Включите индуктивности и ферритовые бусины. Они соединяют цепи.

Т.е отметьте их как последовательные элементы ?

– Включите перемычки и их настройки. Они соединяют цепи.

Т.е отметьте их как последовательные элементы ?

– Включите все программируемые компоненты и их настройки.

??? Не понятно

• Если возможно, обеспечьте моделями для компонентов
платы.
– Хотя DRC можно провести и без моделей компонентов, при
наличии моделей повышается точность анализа

Не понятно


в доках не могу найти инфу по выше указанным действиям.
Самое ближайшее «Preparing the Design to Conduct Signal and Power Integrity Simulations» по сути не много не то.

2. Экспорт из Expedition PCB
Для выдачи проекта из Expedition PCB:
Analysis > Export to HyperLynx DRC <версия>
– Создается файл.cibd

Но при экспорте создается директорий HLDRC в котором лежит файл.cce.cibd (файл для HLDRC), файл.cse (Constraints from Constraint Manager) и файл.cce (Board design files)
в HLDRC необходимо открывать файл.cce.cibd и работать с ним (тем более в тренинге для лабораторных даётся только один файл.cibd и то с урезанным расширением).
Зачем доп.файлы ?






--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Aug 9 2018, 13:42
Сообщение #2


Гуру
******

Группа: Модераторы
Сообщений: 4 323
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Frederic @ Aug 8 2018, 23:07) *
• Дополнительно, назначьте каждому пину уникальное имя

о чём речь ???


В ячейке не должно быть пинов с одинаковым номером. Иначе при трансляции произойдет переименование пинов и транслированная топология не будет соответствовать исходной.

Цитата
• Определите все цепи синхросигнала и их частоты (нужно для правил ЭМИ)

где и как ???


На самом деле здесь определить=выяснить, для дальнейшего применения этих данных в HL DRC

Цитата
– Включите диоды только если сигнал подключенный к цепи не является
землей или питанием.

????? не понятно

Если диод определить как последовательный элемент, то вся цепь до и после него станет питанием\землей.

Цитата
• Если возможно, обеспечьте моделями для компонентов
платы.
– Хотя DRC можно провести и без моделей компонентов, при
наличии моделей повышается точность анализа

Не понятно

Если заданы IBIS модели, то HL DRC может из них взять данные о типах пинов и их параметры, а также соответственно и какие цепи являются высокоскоростными\дифф.парами и т.п., в противном случае все задается в ручную в HL DRC.

Цитата
2. Экспорт из Expedition PCB
Для выдачи проекта из Expedition PCB:
Analysis > Export to HyperLynx DRC <версия>
– Создается файл.cibd

Но при экспорте создается директорий HLDRC в котором лежит файл.cce.cibd (файл для HLDRC), файл.cse (Constraints from Constraint Manager) и файл.cce (Board design files)
в HLDRC необходимо открывать файл.cce.cibd и работать с ним (тем более в тренинге для лабораторных даётся только один файл.cibd и то с урезанным расширением).
Зачем доп.файлы ?


Тренинг был написан давно, с тех пор многое поменялось.
.cce содержит транслированную топологию в общем формате, который читают многие приложения ментора
.cse содержит данные ограничений, которые теперь может читать HL DRC


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.
Go to the top of the page
 
+Quote Post
Frederic
сообщение Aug 9 2018, 15:56
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



Цитата(fill @ Aug 9 2018, 16:42) *
На самом деле здесь определить=выяснить, для дальнейшего применения этих данных в HL DRC

т.е. имена синхросигнала и их частоты записать карандашом в блокнот, а не прописать в CES ?

Цитата
Тренинг был написан давно, с тех пор многое поменялось.
.cce содержит транслированную топологию в общем формате, который читают многие приложения ментора
.cse содержит данные ограничений, которые теперь может читать HL DRC

это понятно, но лучше хоть какой то тренинг, чем ни чего


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Aug 10 2018, 06:09
Сообщение #4


Гуру
******

Группа: Модераторы
Сообщений: 4 323
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Frederic @ Aug 9 2018, 18:56) *
т.е. имена синхросигнала и их частоты записать карандашом в блокнот, а не прописать в CES ?

Для топологического редактора нет принципиальной разницы синхросигнал это или нет. Соответственно и в CES нет разделения на синхросигналы и простые цепи. В принципе можно выделить цепи синхросигнала в отдельный класс и соответственно они будут импортированы в HL DRC как отдельный класс объектов, для которого затем можно формулировать правила применения и атрибуты проверки.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.
Go to the top of the page
 
+Quote Post
Frederic
сообщение Aug 10 2018, 13:35
Сообщение #5


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



имею желание проверить импеданс диф.пар

и сразу расхождения с теорией
см картинку 1
слева мой HLDRC Release 6.5.1 Free, справа HLDRC Developer из видео веб. семинара от Orcada

ладно, сделал по другому
в UserObjectList создал лист "Marvell" с классом цепей Diff_100
см картинку 2

в Diff Impedans прописал что проверять
и проверка дает ошибку - Diff Impedans rule setup failet: Can`t find....
см картинку

в чем дело ???
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение
 


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Aug 13 2018, 10:40
Сообщение #6


Гуру
******

Группа: Модераторы
Сообщений: 4 323
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Frederic @ Aug 10 2018, 16:35) *
имею желание проверить импеданс диф.пар

и сразу расхождения с теорией
см картинку 1
слева мой HLDRC Release 6.5.1 Free, справа HLDRC Developer из видео веб. семинара от Orcada

ладно, сделал по другому
в UserObjectList создал лист "Marvell" с классом цепей Diff_100
см картинку 2

в Diff Impedans прописал что проверять
и проверка дает ошибку - Diff Impedans rule setup failet: Can`t find....
см картинку

в чем дело ???

А дифф. пары ты определил?
Список объектов нужно определять только если хочешь отделить одни цепи от других. Если все дифф. пары должны иметь одинаковые параметры, то проверку можно запускать на Whole design, а не на UserObjectList.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.
Go to the top of the page
 
+Quote Post
Frederic
сообщение Aug 14 2018, 19:11
Сообщение #7


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



Цитата(fill @ Aug 13 2018, 13:40) *
А дифф. пары ты определил?

конечно нет sm.gif
как выше писал - при экспорте выгружается файл.cse (Constraints from Constraint Manager)
и твоё сообщение - .cse содержит данные ограничений, которые теперь может читать HL DRC
по этому считал что все определено по умолчанию

судя по картинке у меня их нет
и не пойму где необходимо определять диф.пары

Цитата
Список объектов нужно определять только если хочешь отделить одни цепи от других. Если все дифф. пары должны иметь одинаковые параметры, то проверку можно запускать на Whole design, а не на UserObjectList.

изначально так и запускал проверку, но у меня диф.пары имеют 80 и 100 Ом
вследствие этого много ошибок которые исчезнут если правильно разделить цепи по сопротивлению
Эскизы прикрепленных изображений
Прикрепленное изображение
 


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Aug 16 2018, 12:54
Сообщение #8


Гуру
******

Группа: Модераторы
Сообщений: 4 323
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Frederic @ Aug 14 2018, 22:11) *
конечно нет sm.gif
как выше писал - при экспорте выгружается файл.cse (Constraints from Constraint Manager)
и твоё сообщение - .cse содержит данные ограничений, которые теперь может читать HL DRC
по этому считал что все определено по умолчанию

судя по картинке у меня их нет
и не пойму где необходимо определять диф.пары


Можно запустить визард настройки проекта и там задать правила автоматического определения дифф. пар по именам. Стандартно настроено P и N.
Или выбрать пару цепей в Project Explorer и выполнить ПКМ>Create_Diff_Pair.


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.
Go to the top of the page
 
+Quote Post
Frederic
сообщение Aug 19 2018, 17:09
Сообщение #9


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



Цитата(fill @ Aug 16 2018, 15:54) *
Можно запустить визард настройки проекта и там задать правила автоматического определения дифф. пар по именам. Стандартно настроено P и N.
Или выбрать пару цепей в Project Explorer и выполнить ПКМ>Create_Diff_Pair.

прошу прощения, чуть-чуть ввел в заблуждение sm.gif
все диф.пары имеются и находятся в Project Explorer/Diff Paiirs (не заметил ее сразу)
т.к. диф.пары сформированы, то при повторном создание диф.пары через ПКМ>Create_Diff_Pair. не активна, т.е. серая

для того, чтобы отделить одни цепи от других исправил в созданном листе "Marvell" UserObjectList параметр ObjectТype с NetClsss на DiffPaier
аналогично для других листов прописывал параметр Objecttype с DiffPaier или PhysicalNet

так, что все прекрасно
но осадочек остался, например имеем цепи с 80 и 100 Ом
но в Parametrs/TargetImpedance сохраняет только одно значение например 80
и приходится изменять значение при переходе с 80 на 100 при проверке 100 Ом цепей


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post
fill
сообщение Aug 20 2018, 06:54
Сообщение #10


Гуру
******

Группа: Модераторы
Сообщений: 4 323
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512



Цитата(Frederic @ Aug 19 2018, 20:09) *
прошу прощения, чуть-чуть ввел в заблуждение sm.gif
все диф.пары имеются и находятся в Project Explorer/Diff Paiirs (не заметил ее сразу)
т.к. диф.пары сформированы, то при повторном создание диф.пары через ПКМ>Create_Diff_Pair. не активна, т.е. серая

для того, чтобы отделить одни цепи от других исправил в созданном листе "Marvell" UserObjectList параметр ObjectТype с NetClsss на DiffPaier
аналогично для других листов прописывал параметр Objecttype с DiffPaier или PhysicalNet

так, что все прекрасно
но осадочек остался, например имеем цепи с 80 и 100 Ом
но в Parametrs/TargetImpedance сохраняет только одно значение например 80
и приходится изменять значение при переходе с 80 на 100 при проверке 100 Ом цепей

Без проблем создал список объектов, в который включил только цепи диф. пар DDR.
Создал второй список объектов в который включил все остальные дифф. пары.
Сформировал две проверки (копированием) - в одной проверяется импеданс для DDR (100 Ом), в другой для всех остальных (80 Ом),
Прикрепленное изображение


--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю.
Go to the top of the page
 
+Quote Post
Frederic
сообщение Aug 20 2018, 14:33
Сообщение #11


Знающий
****

Группа: Свой
Сообщений: 780
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035



Цитата(fill @ Aug 20 2018, 09:54) *
Без проблем создал список объектов, в который включил только цепи диф. пар DDR.
Создал второй список объектов в который включил все остальные дифф. пары.
Сформировал две проверки (копированием) - в одной проверяется импеданс для DDR (100 Ом), в другой для всех остальных (80 Ом)

спасибо, все получилось
мои ошибки:
1.считал одно правило - много вариантов проверки, т.е. одновременно 80 и 100 Ом
2.не мог сделать копирование - ПКМ Paste появляется только если мышкой стать на SI


--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 22nd August 2018 - 06:51
Рейтинг@Mail.ru


Страница сгенерированна за 0.01187 секунд с 7
ELECTRONIX ©2004-2016