RXgade

Почитав описания некоторых реализаий Dual-port Ram-ов пришел к выводу (поправте меня если не прав): 100% защиту от нарушения целостности данных при одновременном и независимом доступе по одному адресу на запись/запись или чтение/запись обеспечить невозможно. Все равно есть отраничения взаимное изменение сигналов тактирования. ...а раз так, то появились некоторые соображения по реализации на "защелках". Если что получится то сразу отпишусь. :smile3046:

Посмотрю. спс. Работаю с ACTEL. В этом примере очевидна проблема с потерей целостности данных...Если активные фронты клоков на запись и чтение близки по времени (при одинаковых адресах записи и чтения) то может произойти искажение считываемых данных (в идеале хочется чтобы было считано либо старое значение либо новое... но никак не искаженное). Тут даже вопрос не в том, что на "любой" а в том что: "можноли написать синтезируемых HDL код для такой памяти не использую стандартные блоки памяти зависящие от технологии ПЛИС." При этом HDL-код для конктетной ПЛИС не обязан совпадать с кодом для другой. да.

Там приведены примеры с одним тактовым сигналом чтения/ записи.. а меня интересует реализация с независимыми Я не уверен что это "стандартная" классификация, просто в некорых технических документах встрачал такое разделение. http://wiki.answers.com/Q/What_is_the_diff...d_dual_port_ram

В dual-port есть два независимых канала чтения/записа (чтенеи и записть может быть независимой, т.е. одновременной), а в two-port канал один и независимы только чтение и запись.

Необходима информация по реализации Dual-port и Two-porm RAM с НЕЗАВИСИМЫМИ тактовыми сигналами для чтения и записи данных (именно независимыми!!!) по всем канала. Кто может дайте ссылки на статьи/книги где описаны ньюянсы реализации или реализации на HDL (бозотносительно технологии ПЛИС). спс

Вообщем так ТОВАРИЩИ: 1) Попробовал выполнить моделирвание с использованием MATLAB на другой састема: РЕЗУЛЬТАТ ТОТЖЕ 2) Запустал моделирование напрямую (без файла макроса *.do): СИСУЛИРУЕТСЯ БЕЗ ВАРНИНГОВ 2) Тоже самое только через файл макроса: ВЫСКАКИВАЮТ ВАРНИНГИ Прилипил исходники: MLAB_TB.v - просто вызывает одну функция интерфейса MLAB_TB_runtest.do - завускает сисуляцию вышеуказанного модуля. Если кто может гляньте и объеясните что у меня не так и почему п.2 выполняетя а п.3 нет. MLAB_TB.RAR

Что самое интересное, обе библиотеки systf.dll и aldec_matlab_cosim.dll подключены и галки стоят.... однако при инициализации сообщение # PLI: Loading library ..... выводится только для systf.dll. А вот вместо второго сообщения как раз выводится варнинт. Складывается такое впечатление что эту библиотеку Актив-ХДЛ вообще не видит, хотя я несколько раз перепроверял и переподключал этот файл.... Даже не могу прикинуть изза чего это.... Попробую поставить на другую машину... как сделаю отпишусь...

Да. Я ее подключил ($aldec\BIN\aldec_matlab_cosim.dll), без нее при компиляции выскакивают вагнинги. С ней компилится без проблем но уже во время моделирования выскакиваю предупреждения... Из-за чего это может быть непойму. P.S. Попробовал просимулировать проект из примера matlab_fft_analysis все прошло на УРА.... но только этот пример на VHDL :laughing: а у мну verilog

Доброго времени суток. Решил написать тестбенч с использованием интерфейса Active-HDL к MATLAB. Все сделал как написако в справке. При компиляции проекта ошибок и варнингов нет. Но во время моделирования при вызове любуй фукции типа $put_variable(...); и т.п. выдается предупреждение # ELAB2: Warning: ELAB2_0113 Task or function "$put_variable" not defined in module "MLabTest_tb" from library "Exemple". Что я делаю не правильно? P.S. Active-HDL 8.2 Expert Edition MATLAB 7.9 (2009b) Язык Verilog

Делал точно такой же корпус вручную (кажесться AC/DC-преобразователь). Не очень долно, но приятного мало. При необходимости можно просто начертить все необходимые элементы в CAD-e, потом инпортировать в AD и уже там доработать...

Прошу прощения. Я не в тот топик про флип написал :07: (Косяк с флипом связан скорее с реализацией нежели с железом)

В играх все нормально сглаживает. Про другие программы сказать не могу так как кроме АД прогами с поддержкой 3D и DirectX не пользуюсь. Установил некоторую закономенность: если в 3D сильно приблизить плату, а потом Flipp-нуть, то после этого Flipp начинает работать не совсем корректно. Плата начинает вращется непонятно относительно какой оси.

Переворацивается вовсе не относительно этой точки а относительно центра экрана (вертикально).

В предыдущих версиях был такой эффект: если в 3D режиме отдилить зумом плату а потом сделать ее зеркальное отображение (Flipped), то плата какбы "выходила" за пределы экрана. А Зиме09 это проде поправили... Но вот поигравшись с платой и погрутив ее вручную, опять сделал Flipp и улата убежала за экран. Точную последовательность действий сказать не смогу но эффэкт явно проявляется :05:.

Демка-то есть, и там все правильно сглаживает, только AD на это не реагирует. Мне кажется что просто это програмная недоработка AD (уж слиском сильна зависимость от железа на котором работает). Может в последуших версиях долижит баги. З.Ы. Если мне память не изменяет, то в одной из предыдуших версия AD на моей видио сглаживание всетаки пробивалось.