реклама на сайте
подробности

 
 
115 страниц V   1 2 3 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
Важные темы
No new Pinned
! Topic has attachmentsxHDL. Хрестоматия для начинающих :)  * 1234
Начинаем изучать xHDL
59 Murr Von Kater 39 556 13th November 2017 - 19:04
Посл. сообщение: Mikhail B.
No new Pinned
! Topic has attachmentsДокументация на System Verilog  * 123» 18
Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса
257 dimasen 60 518 12th November 2017 - 09:53
Посл. сообщение: Mikhail B.
No New Posts Pinned
! Ссылки на готовые описания модулей на форуме  * 12
все в одном документе/ветке форума
22 Maverick 7 491 5th October 2017 - 08:14
Посл. сообщение: Maverick
No new Pinned
124 makc 36 355 16th August 2017 - 10:03
Посл. сообщение: krotan
No new Pinned
80 Vadim 19 469 16th January 2017 - 05:29
Посл. сообщение: warrior-2001
No new Pinned
48 CaPpuCcino 22 696 15th November 2016 - 20:11
Посл. сообщение: radigast
Темы форума
No New Posts  
17 Kluwert 459 21st November 2017 - 08:36
Посл. сообщение: blackfin
No New Posts  
15 Lazy_Philosopher 764 15th November 2017 - 16:25
Посл. сообщение: RobFPGA
No New Posts  
12 Jul'etta 273 13th November 2017 - 18:33
Посл. сообщение: dvladim
No New Posts  
12 sidy 603 8th November 2017 - 20:24
Посл. сообщение: dvladim
No New Posts  
22 Maverick 1 158 7th November 2017 - 14:36
Посл. сообщение: a123-flex
No New Posts  
15 Грендайзер 663 12th October 2017 - 15:05
Посл. сообщение: Грендайзер
No New Posts  
RAM и ROM
Работа с памятью
9 SolarGuy8 497 11th October 2017 - 13:35
Посл. сообщение: AVR
No New Posts  
6 Acvarif 496 10th October 2017 - 13:28
Посл. сообщение: Acvarif
No new
Topic has attachmentsО философии HDL-дизайнера  * 123» 10
Поделитесь мудростью вашего ремесла. Почти пятничное..
145 Мур 4 979 10th October 2017 - 09:17
Посл. сообщение: Maverick
No New Posts  
Topic has attachmentsHDL модуль преобразования fixed point <-> float
Может у кого завалялся?
3 svedach 384 6th October 2017 - 18:07
Посл. сообщение: sawyer0
No New Posts  
sine with cordic vhdl
Может кому понадобится
9 Boobrilla 623 3rd October 2017 - 13:39
Посл. сообщение: Flip-fl0p
No New Posts  
Как синтезировать task на Verilog
переместить функционал теста в железо?
1 _4afc_ 351 2nd October 2017 - 11:42
Посл. сообщение: yes
No New Posts  
15 R2R 584 30th September 2017 - 09:43
Посл. сообщение: R2R
No New Posts  
6 momotova 584 29th September 2017 - 16:57
Посл. сообщение: sazh
No New Posts  
18 sqrt(2) 964 26th September 2017 - 12:39
Посл. сообщение: AVR
No New Posts  
2 sqrt(2) 351 25th September 2017 - 12:38
Посл. сообщение: sqrt(2)
No New Posts  
28 misyachniy 1 024 20th September 2017 - 23:11
Посл. сообщение: Kopart
No New Posts  
4 Грендайзер 452 19th September 2017 - 09:53
Посл. сообщение: Грендайзер
No New Posts  
Массив параметров qsys, tcl
как это сделать?
0 torik 367 18th September 2017 - 09:16
Посл. сообщение: torik
115 страниц V   1 2 3 > »  Start new topic
58 чел. просматривают этот форум (гостей: 58, скрытых пользователей: 0)
Пользователей: 0

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 23rd November 2017 - 03:51
Рейтинг@Mail.ru


Страница сгенерированна за 0.0128 секунд с 7
ELECTRONIX ©2004-2016