10ff 0 12 июля, 2017 Опубликовано 12 июля, 2017 · Жалоба Отладочная плата KC705. Оптический SFP-трансивер замкнут сам на себя. Вся посылка передается нормально, за исключением последнего 64-битного слова. Один байт при приеме почему-то превращается в 0x00. Товарищи, что не так? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 2 12 июля, 2017 Опубликовано 12 июля, 2017 · Жалоба а вы в ISE делали проект или в Виваде ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
10ff 0 12 июля, 2017 Опубликовано 12 июля, 2017 · Жалоба а вы в ISE делали проект или в Виваде ? Тут получилось сложнее. Сначала сделал в ISE 14.7 - не заработало. Потом сгенерировал examle_design в Вивадо, все вроде заработало и перенес код в ISE. Странное поведение, вроде бы все сигналы выставляю как и описано в мануале... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 2 12 июля, 2017 Опубликовано 12 июля, 2017 · Жалоба Я просто с авророй не далеко ушёл, начал и бросил подняв тест, но читал на импортных форумах в процессе поднятия что с ise и авророй для 7-го поколения даже не стоит связываться, ни в каком виде - косяки могут быть непредсказуемы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
10ff 0 13 июля, 2017 Опубликовано 13 июля, 2017 · Жалоба Сам отвечу на свой вопрос. Внутри example_design Авроры используется преобразователь из интерфейса LocalLink в AXI. Глюк именно в этом модуле, т.е. при выставлении сигнала tx_rem=3'b111, axi-сигнал должен быть tx_tkeep=8'hFF. На деле получалось, что tx_tkeep=8'hFE и следовательно самый младший байт последнего слова отбрасывался. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
toshas 0 13 июля, 2017 Опубликовано 13 июля, 2017 · Жалоба Cигнал tx_rem_i в порядке ? При присвоении можно были случайно сместить на 1 бит и т.к. он работает только на конце пакета, это привело к "выкалыванию" одного байта из передачи, о чем и говорит rx_rem_i который у вас "7" вместо "FF" для 64х битного интерфейса. pg074 стр135 и стр15 p.s. не успел немного) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Koluchiy 0 25 июля, 2017 Опубликовано 25 июля, 2017 · Жалоба Не знаю, как в Виваде, но предполагаю, что как и в ISE. Есть глюки собственно в Верилоге, который генерит хилая корка. Дебажится не очень сложно, но повозиться придется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
krux 8 25 июля, 2017 Опубликовано 25 июля, 2017 · Жалоба по наблюдениям - аврора нормально дружит сама с собой внутри одного семейства чипов. шаг-вправо-шаг-влево - проблемы. в итоге мне пришлось писать самописный credit-based протокол поверх трансиверов с 8b/10b, совместимый и с xilinx, и с altera. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 2 26 июля, 2017 Опубликовано 26 июля, 2017 · Жалоба в итоге мне пришлось писать самописный credit-based протокол поверх трансиверов с 8b/10b, совместимый и с xilinx, и с altera. credit-based - а что это такое? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться