реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Восстановление тактовой частоты (плис), Реализация блока восстановления на плис
начинающий связи...
сообщение Feb 7 2017, 16:11
Сообщение #1





Группа: Новичок
Сообщений: 2
Регистрация: 7-02-17
Пользователь №: 95 338



Реализовал ппрч модем qpsk, в котором есть схема Гарднера, фильтр 2-го порядка, Фарроу фильтр для синхронизации переключения частот и временной синхронизации. Но при симуляции схема начинает "проскальзывать" при временном рассогласовании передатчика и приёмника. И это вроде как правильно,но по достижении близкой к точке синхронизации система разворачивая и пляшет туда сюда (выход фильтра 2-го порядка и unwrap control). В чем причина такого изменения? И как бы я понимаю, что Гарднер не чувствителен с фазе, но почему то засинхронизироваться не удаётся.
На картинке выход фильтра 2-го порядка (выделено), до синхронизации не хватает 2 "проскальзывания" в схеме Гарднера.



Сообщение отредактировал начинающий связист - Feb 7 2017, 16:15
Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
petrov
сообщение Feb 7 2017, 19:13
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 040
Регистрация: 21-10-04
Из: Balakhna
Пользователь №: 937



Такие вопросы должны быть отлажены до перехода к VHDL и FPGA.
Go to the top of the page
 
+Quote Post
начинающий связи...
сообщение Feb 8 2017, 16:07
Сообщение #3





Группа: Новичок
Сообщений: 2
Регистрация: 7-02-17
Пользователь №: 95 338



В модели на матлаб такого не происходит. Модель работает с шумами с рэлеевским каналом распространения и дает хороший результат. Но вот при сравнении есть трудности, т.к. модель имеет уровень обстракций и не описывает вычислительные задержки или возможные переполнения регистров. В модели такого поведения нет, а при реализации на VHDL появляются. Может у кого-то есть хоть какая-то идея из-за чего такое может происходить?

Может проблема в том, что на вход эквалайзера поступаю некорректные данные с выхода down converter (т.к. переключение частот запаздывает на приемнике)? И стоит вставить фильтр, который бы зарезал эту частоту в начале символьного периода?

Go to the top of the page
 
+Quote Post
BackEnd
сообщение Feb 8 2017, 21:08
Сообщение #4


Местный
***

Группа: Участник
Сообщений: 201
Регистрация: 28-07-16
Пользователь №: 92 747



Цитата(начинающий связист @ Feb 8 2017, 16:07) *
Но вот при сравнении есть трудности, т.к. модель имеет уровень обстракций и не описывает вычислительные задержки или возможные переполнения регистров. В модели такого поведения нет, а при реализации на VHDL появляются. Может у кого-то есть хоть какая-то идея из-за чего такое может происходить?

Идеи простые:
1. Доработать/детализировать модель, чтоб описывала все, что нужно.
2. Вытащить в симуляторе на обозрение все интересующие регистры.


--------------------
"Классики марксизма говорили, что общественно-экономическая формация меняется с изменением средств производства, которые всегда принадлежали имущему классу.
И сейчас мы находимся в системе координат капитализма, когда самые передовые средства производства принадлежат уже не капиталистам.
Люди, у которых нет обуви, имеют гаджеты. Сейчас создана такая информационная паутина, что вместо коллективного бессознательного можно говорить о коллективном сознании.
Если иметь мозги и гаджеты, можно перевернуть весь мир. Коллективное сознание будет управлять миром! Это исторический путь, который нельзя миновать."
Вячеслав Мальцев
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th August 2017 - 19:16
Рейтинг@Mail.ru


Страница сгенерированна за 0.01364 секунд с 7
ELECTRONIX ©2004-2016