реклама на сайте
подробности

 
 
118 страниц V   1 2 3 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
Важные темы
No new Pinned
! Topic has attachmentsДокументация на System Verilog  * 123» 18
Сбор документации на SVerilog. И обсуждение тонких моментов синтаксиса
263 dimasen 71 891 Вчера, 09:09
Посл. сообщение: andrew_b
No New Posts Pinned
! Ссылки на готовые описания модулей на форуме  * 12
все в одном документе/ветке форума
24 Maverick 13 701 28th June 2018 - 17:58
Посл. сообщение: Мур
No new Pinned
49 CaPpuCcino 30 402 20th May 2018 - 07:08
Посл. сообщение: Мур
No new Pinned
138 makc 47 541 4th April 2018 - 06:06
Посл. сообщение: Flip-fl0p
No new Pinned
! Topic has attachmentsxHDL. Хрестоматия для начинающих :)  * 1234
Начинаем изучать xHDL
59 Murr Von Kater 47 264 13th November 2017 - 19:04
Посл. сообщение: Mikhail B.
No new Pinned
80 Vadim 28 289 16th January 2017 - 05:29
Посл. сообщение: warrior-2001
Темы форума
No New Posts  
6 sidy 610 11th July 2018 - 07:17
Посл. сообщение: RobFPGA
No New Posts  
6 limbast 447 9th July 2018 - 07:11
Посл. сообщение: limbast
No New Posts  
9 flammmable 561 9th July 2018 - 03:43
Посл. сообщение: dxp
No New Posts  
9 Faton_11 596 6th July 2018 - 14:08
Посл. сообщение: Faton_11
No New Posts  
14 Inanity 500 4th July 2018 - 21:43
Посл. сообщение: Inanity
No New Posts
GCD конвейер VHDL
Создание GCD конвейера на VHDL
2 Zolberg101 893 3rd July 2018 - 06:19
Посл. сообщение: Zolberg101
Moved  
-> Расшифрованный microblaze_v10_0_vh_rfs.vhd
и другие protected hdl файлы
-- efg -- 30th June 2018 - 08:01
Посл. сообщение: efg
No New Posts  
Стандарты разработки на Verilog/SystemVerilog
Кто какие знает/кто какие использует
6 flammmable 644 30th June 2018 - 01:31
Посл. сообщение: x736C
No new  
Topic has attachmentsЭффективный широкий pipelined mux  * 123
как альтеровский LPM_MUX, но для Xilinx
31 Vengin 1 313 28th June 2018 - 12:08
Посл. сообщение: Vengin
No new  
29 aBoomest 1 356 28th June 2018 - 11:53
Посл. сообщение: Plain
No New Posts  
9 dimone 572 28th June 2018 - 09:52
Посл. сообщение: RobFPGA
No New Posts  
Topic has attachmentsHelp the noob with Verilog
Expected endmodule
11 Fantasm 688 27th June 2018 - 12:29
Посл. сообщение: RobFPGA
No New Posts  
Topic has attachmentsUVM port export
направление
3 AVR 524 27th June 2018 - 11:58
Посл. сообщение: AVR
No new  
Topic has attachmentsFEC на ПЛИС  * 123» 10
пиарю красоту SV
142 des00 23 028 22nd June 2018 - 11:46
Посл. сообщение: AVR
No New Posts  
10GbE Soft PCS
Ищу открытый код
2 KeX 646 15th June 2018 - 11:53
Посл. сообщение: KeX
No New Posts  
15 Sprite 1 515 14th June 2018 - 13:54
Посл. сообщение: andrew_b
No New Posts  
Topic has attachmentsfsm timing loop
вопрос новичка в sv
9 Lutovid 658 13th June 2018 - 22:27
Посл. сообщение: Lutovid
No new  
Topic has attachmentsТернарный оператор VS конструкция if-else  * 123
Какова логика языка? Почему одно не заменяет другое?
34 flammmable 1 629 13th June 2018 - 08:49
Посл. сообщение: iosifk
No New Posts  
6 Jackov 713 10th June 2018 - 14:27
Посл. сообщение: Jackov
118 страниц V   1 2 3 > »  Start new topic
54 чел. просматривают этот форум (гостей: 52, скрытых пользователей: 0)
Пользователей: 2 Maverick, Amurak

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 23rd July 2018 - 08:54
Рейтинг@Mail.ru


Страница сгенерированна за 0.01041 секунд с 7
ELECTRONIX ©2004-2016