реклама на сайте
подробности

 
 
111 страниц V  < 1 2 3 4 > »  Start new topic
> Языки проектирования на ПЛИС (FPGA)
    Название темы Ответов Автор Просмотров Последнее сообщение
No New Posts  
Verilog, неблокирующее присваивание
поменял местами строки - пропал кусок схемы
7 Sagittarius 390 3rd February 2017 - 16:49
Посл. сообщение: XVR
No New Posts  
5 Jenya7 293 3rd February 2017 - 03:26
Посл. сообщение: Александр77
No New Posts  
7 Jenya7 269 1st February 2017 - 15:51
Посл. сообщение: Александр77
No New Posts  
core for PCI Express to I2C, SPI and UART
Нужно ядро PCIE в I2C, SPI, UART
10 Grave_Digger 616 27th January 2017 - 08:39
Посл. сообщение: Grave_Digger
No New Posts  
Topic has attachmentsVHDL программа светофор.
Помощь с кодом и(или) компиляцией
6 toffeetan 324 27th January 2017 - 07:32
Посл. сообщение: Flip-fl0p
No New Posts  
5 Nedok 701 16th January 2017 - 16:42
Посл. сообщение: Koluchiy
No New Posts
3 Sergiysss 373 11th January 2017 - 07:43
Посл. сообщение: Sergiysss
No New Posts  
25 Fitc 1 692 9th January 2017 - 20:42
Посл. сообщение: Fitc
No New Posts  
verilog функции $signed, $unsigned
Как реализованы данные функции?
1 Golikov A. 465 30th December 2016 - 14:05
Посл. сообщение: lexx
No New Posts  
задержки цифровой обработки
задержки цифровой обработки - умножение, деление
10 robix 643 29th December 2016 - 09:10
Посл. сообщение: bogaev_roman
No New Posts  
5 lena709 727 27th December 2016 - 16:24
Посл. сообщение: starley
No New Posts  
17 Leka 1 732 22nd December 2016 - 11:38
Посл. сообщение: Leka
No New Posts  
14 georgy31 653 20th December 2016 - 08:17
Посл. сообщение: georgy31
No new  
Topic has attachmentsVERILOG, тест бенч и не только  * 123» 6
verilog... поубивал бы... чесслово
79 Грендайзер 3 362 19th December 2016 - 12:32
Посл. сообщение: Грендайзер
No New Posts
Работа с двумерными массивами с точки зрения планеты "Железяка"
Обсуждение стиля создания массивов на языке описания аппаратуры.
5 Sergiysss 567 17th December 2016 - 09:05
Посл. сообщение: andrew_b
No New Posts  
Topic has attachmentsИ снова про Reset
Сброс части схемы если этого требует логика проекта
11 Flip-fl0p 788 5th December 2016 - 14:48
Посл. сообщение: ViKo
No New Posts  
6 OM-S 805 2nd December 2016 - 17:26
Посл. сообщение: Leka
No New Posts  
Про память.
Описание памяти на VHDL (xilinx V6)
10 Tpeck 656 2nd December 2016 - 08:26
Посл. сообщение: RobFPGA
No New Posts  
1 shide_3 375 29th November 2016 - 17:36
Посл. сообщение: yes
No New Posts  
Моделирование.
Как отключить instance в VHDL.
7 Tpeck 477 29th November 2016 - 09:10
Посл. сообщение: Tpeck
No New Posts  
2 sqrt(2) 321 29th November 2016 - 08:28
Посл. сообщение: sqrt(2)
No New Posts  
4 Oclick26 449 28th November 2016 - 14:22
Посл. сообщение: Zwerg_nase
No New Posts  
Topic has attachmentszip файлы к xapp
может кто-то поделиться?
7 Maverick 364 26th November 2016 - 12:09
Посл. сообщение: Maverick
Closed  
7 Олег Гаврильченко 543 25th November 2016 - 16:21
Посл. сообщение: Koluchiy
No New Posts  
4 Sergiysss 300 25th November 2016 - 12:51
Посл. сообщение: ViKo
111 страниц V  < 1 2 3 4 > »  Start new topic
36 чел. просматривают этот форум (гостей: 34, скрытых пользователей: 0)
Пользователей: 2 Jenya7, WinterLord

New Posts  Открытая тема (есть новые ответы)
No New Posts  Открытая тема (нет новых ответов)
Hot topic  Горячая тема (есть новые ответы)
No new  Горячая тема (нет новых ответов) 
Poll  Опрос (есть новые голоса)
No new votes  Опрос (нет новых голосов)
Closed  Закрытая тема
Moved  Тема перемещена
 



Запомнить эти параметры


RSS Текстовая версия Сейчас: 28th February 2017 - 14:26
Рейтинг@Mail.ru


Страница сгенерированна за 0.01411 секунд с 7
ELECTRONIX ©2004-2016