MegaVolt 25 14 июня, 2018 Опубликовано 14 июня, 2018 · Жалоба День добрый. Хочу подключить к плис по LVDS внешний десериализатор. Например TI предлагает свои десериализаторы с интерфейсом Channel Link II и Channel Link III. Только вот не могу найти описание на эти стандарты. Может кто подскажет где искать? Или если они напрочь закрыты то подскажите что за внешние десериализаторы можно использовать с меньшим геморроем? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 14 июня, 2018 Опубликовано 14 июня, 2018 · Жалоба День добрый. Хочу подключить к плис по LVDS внешний десериализатор. Например TI предлагает свои десериализаторы с интерфейсом Channel Link II и Channel Link III. Только вот не могу найти описание на эти стандарты. Может кто подскажет где искать? Или если они напрочь закрыты то подскажите что за внешние десериализаторы можно использовать с меньшим геморроем? Вообще, как правило, у TI вся необходимая информация по пользованию микросхемы находится в datasheet на эту микросхему. Вот например (первый попавшийся) http://www.ti.com/lit/ds/symlink/ds90ub936-q1.pdf Бегло просмотрел - вроде информация достаточная для подключения. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MegaVolt 25 14 июня, 2018 Опубликовано 14 июня, 2018 · Жалоба Вообще, как правило, у TI вся необходимая информация по пользованию микросхемы находится в datasheet на эту микросхему. Вот например (первый попавшийся) http://www.ti.com/lit/ds/symlink/ds90ub936-q1.pdf Бегло просмотрел - вроде информация достаточная для подключения. Вот у меня есть сомнения на счёт достаточности. Например даже потому что сам Xilinx в аппноте предлагает цеплять и то и другое. А не реализовать всё на плис. Вот например в даташите на DS90UR124 указано: "Every clock cycle, 24 databits are sent along with 4 additional overhead control bits." Есть описание этих битов на словах и ссылка на картинку 30. где сказано что "*Note: bits [0-23] are not physically located in positions shown above since bits [0-23] are scrambled and DC Balanced" т.е. схематично показано всё но в реальности в канале данные прошли выравнивание по постоянке с помощью двух из этих битов и заскремблированы. Скремблирование можно отключить ухудшив помехозащищённость. Как происходит выравниение по постоянке не описано и сами дополнительные биты не показаны. Т.е. возникает большое подозрение что канальный уровень показан далеко не полностью и подключиться к нему самостоятельно будет весёлой задачей. Особенно не имея под рукой описания стандарта и правильно работающего сериализатора. Может я просмотрел что в этом даташите? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться