реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Active-HDL, пустые сигналы
OLD_SHURiK
сообщение May 25 2018, 11:49
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 21
Регистрация: 26-01-05
Из: Беларусь, Минск
Пользователь №: 2 208



всем здравствуйте !
есть вопрос : можно ли заставить Active-HDL "ругаться" на пустые сигналы ?
т. е. сигнал назначен, но нигде не применён.
что бы потом QUARTUS не делал много warning-ов .
заранее спасибо.
Go to the top of the page
 
+Quote Post
Marat Zuev
сообщение May 30 2018, 21:53
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 38
Регистрация: 8-05-18
Пользователь №: 103 834



И Вам не болеть!
Дайте какой-либо проект (пару: Active-HDL и Quartus), на котором можно было бы посмотреть: что Вы делаете и что Вы хотите?


--------------------
--
С наилучшими пожеланиями, Marat.
Go to the top of the page
 
+Quote Post
NaviDendy
сообщение Jun 12 2018, 07:32
Сообщение #3





Группа: Новичок
Сообщений: 3
Регистрация: 10-06-18
Пользователь №: 104 989



Норм!
Go to the top of the page
 
+Quote Post
OLD_SHURiK
сообщение Jun 26 2018, 06:33
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 21
Регистрация: 26-01-05
Из: Беларусь, Минск
Пользователь №: 2 208



Цитата(Marat Zuev @ May 31 2018, 00:53) *
И Вам не болеть!
Дайте какой-либо проект (пару: Active-HDL и Quartus), на котором можно было бы посмотреть: что Вы делаете и что Вы хотите?

первый вопрос

Код
signal pulse            : std_logic    := '0';
signal set_pulse        : std_logic    := '0';
signal reset_pulse        : std_logic    := '0';
signal count_pulse        : std_logic    := '0';
-- объявили сигналы
-- а использовали только два "count_pulse" и "pulse"
-- на неиспользованные сигналы QUARTUS выдает "варнинги"
-- что переменная объявлена но нигде не применяется.
-- в большом проекте набирается таких довольно моного :-((
-- ВОПРОС : можно ли Actve-HDL заставить сообщать об этом ?


второй вопрос

Код
signal pulse            : std_logic    := '0';
signal a                : std_logic    := '0';
signal b                : std_logic    := '0';
signal c                : std_logic    := '0';
.....
....
...    

a <= a_function;    -- какая то функция
b <= b_function;    -- какая то функция
--    а про "с" ЗАБЫЛИ !!!!

pup : process(clock, a, b, c)
begin
if risin_edge(clcok) then
    if a = '1' then
        pulse    <= p1_function;
    elsif b= '1' then
        pulse    <= p2_function;
    elsif c = '1' then
        pulse    <= p3_function;
    end if;
end if;
end process pup;

--    всё компилится и не ругается !!!
-- ВОПРОС : можно ли Active-HDL "заставить ругаться" на такое безобразие?
--            что бы не тратить время на поиски "забывчивости".
Go to the top of the page
 
+Quote Post
Vengin
сообщение Jun 30 2018, 07:00
Сообщение #5


Частый гость
**

Группа: Участник
Сообщений: 75
Регистрация: 7-02-07
Из: Беларусь, г. Минск
Пользователь №: 25 149



Можете попробовать встроенный Toggle Coverage Viewer. Не совсем то, но нечто похожее:
Цитата
The Toggle Coverage Viewer is a standalone application for displaying toggle coverage data gathered during simulation. The Toggle Coverage Viewer reads XML reports generated by the toggle (or toggle -write) command. Toggle data shows which signals changed values during simulation.
Т.е. может помочь отфильтровать "пустые" сигналы на этапе симуляции (но не компиляции), на основе собранной статистики.

А в чём вообще задача? Уменьшить общее количество варнингов выдаваемых Квартусом на этапе сборки для улучшения восприятия?
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 15th August 2018 - 06:23
Рейтинг@Mail.ru


Страница сгенерированна за 0.01044 секунд с 7
ELECTRONIX ©2004-2016