[demsp 0]

симуляция двухразрядного триггера в modelsim показывает, что один выход находится в высокоимпедансном состоянии high-z (голубая линия),

хотя я на оба выхода подаю одинаковые сигналы

module dff(clk, din, dout); 
  input clk; 
  input [1:0] din; 
  output [1:0] dout; 
reg dout; 
always @ (posedge clk) 
  begin 
   dout <= din; 
end 
endmodule

тестбенч

module top; 
   reg clk; 
   reg [1:0] in_inf; 
   wire [1:0] out_inf;
dff D1 (clk, in_inf, out_inf); 

initial // Clock generator
  begin
    clk = 0;
    forever #10 clk = !clk;
  end

initial //in_inf[0]    
  begin
    in_inf[0] = 0;
    #28 in_inf[0] = 1;
    #5 in_inf[0] = 0;
  end
initial    //in_inf[1]    
  begin
    in_inf[1] = 0;
    #48 in_inf[1] = 1;
    #5 in_inf[1] = 0;
  end
endmodule

 

[iosifk 3]

симуляция двухразрядного триггера в modelsim показывает, что один выход находится в высокоимпедансном состоянии high-z (голубая линия),

хотя я на оба выхода подаю одинаковые сигналы

module dff(clk, din, dout); 
  input clk; 
  input [1:0] din; 
  output [1:0] dout; 
reg dout; 
always @ (posedge clk) 
  begin 
   dout <= din; 
end 
endmodule

 

Раньше в занимательных журналах печатали картинки "найди 10 отличий"...

Ответьте на вопрос: "что такое reg dout"??? Чем он отличается от других "участников игры"? Только внимательно смотрите!!!

[demsp 0]

Иосиф Григорьевич, спасибо (внимательно посмотрел)

[iosifk 3]

Иосиф Григорьевич, спасибо (внимательно посмотрел)

Отлично! Успехов Вам в этом нелегком деле...

Ну а мы, все тут присутствующие, всегда рады помочь!