Перейти к содержанию
Поиск
    

Алга

Свой
 Профиль  Обзор контента

  • Постов

    131

  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Алга

Контакты

  • ICQ
    Array

Посетители профиля

3 735 просмотров профиля

  1. W25Q64JVSSIQ и Artix-7

    Алга ответил BSACPLD тема в Работаем с ПЛИС, области применения, выбор

    1. Флешки Winbond поддерживались в старом Xilinx софте ISE 14.7 (и более старые версии) и отдельной утилите Lab Tools. 7 серия фпга также поддерживались. Этот софт еще присутствуют на сайте, если их искать через документацию на Spartan6. 2. Для конкретной фпга Artix7 имеется только несколько флешек, которые подходят. Поскольку обьем флешки должен быть РАВЕН или БОЛЬШЕ требуемого для данной фпга.

  2. XILINX Vivado 18.3 IDELAY3 for ADS42LB49/69 in QDR. Как правильно задать ограничения для Frame

    Алга ответил Kronac тема в Работаем с ПЛИС, области применения, выбор

    Еще доп. вопросы возникнут и опять в пользу автокалибровки: изменение температуры, напряжений питания и тд. При этом прием данных должен надежно работать.

  3. XILINX Vivado 18.3 IDELAY3 for ADS42LB49/69 in QDR. Как правильно задать ограничения для Frame

    Алга ответил Kronac тема в Работаем с ПЛИС, области применения, выбор

    Без автомата автокалибровки скорее всего не обойтись. И еслм это продукция будет, то раньше сделал и никаких проблем. Или подбор задержек делать в самый последний момент, когда проект работает и готов. При изменениях проекта тулз меняет также расположение компонентов, что приводит к изменению задержек внутри кристалла. И тогда необходимо поработать констрейнами.

  4. XILINX Vivado 18.3 IDELAY3 for ADS42LB49/69 in QDR. Как правильно задать ограничения для Frame

    Алга ответил Kronac тема в Работаем с ПЛИС, области применения, выбор

    Неясно это частный (кастомный) проект или проект из готовых китов. За основу брать проекты из xapp'ов и в процессе отладки смотреть, что получается и чтото возможно необходимо будет изменить, доработать, те адаптировать проект под конкретные условия.

  5. XILINX Vivado 18.3 IDELAY3 for ADS42LB49/69 in QDR. Как правильно задать ограничения для Frame

    Алга ответил Kronac тема в Работаем с ПЛИС, области применения, выбор

    Блок IDELAYCTRL просто один раз вводится в проект и работаем как сказано. Он служит для автоматической калибровки величин задержек IDELAYE3. Конечно, надо еще стремиться подключить все каналы АЦП к одному банку. В целом, тулз сам автоматически вставляет необхоимое число блоков IDELAYCTRL в проект, если указан хотя бы один. По отчетам можно смотреть.

  6. XILINX Vivado 18.3 IDELAY3 for ADS42LB49/69 in QDR. Как правильно задать ограничения для Frame

    Алга ответил Kronac тема в Работаем с ПЛИС, области применения, выбор

    Нужно отработать общую структурную схему приема данных от 8 каналов АЦП с учетом частоты дискретизации (и frame clk), опираясь допустим на xapp585, xapp1315. Важная деталь- выравнены ли длины сигналов на печатной плате для каждого канала. И как указали выше -автоматическая подстройка задержек для одного канала. Такой модуль используется для всех остальных каналов. Это все необходимо разработать, отладить. У xapp'ов есть исходники с констрейнтами.

  7. Проблема со связкой IDELAYE2 и ISERDESE2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    Небольшие изменения в проекте: 1. BUFIO нормально оформить, 2. BUFR на вход подать сигнал d_aclk, 3. ISERDESE2 дополнительно подать на вход DDLY <= d_aclk, (D <+ aclk, DDLY <= d_aclk,) Возможно еще клоковый буфер исправить на IBUFGDS

  8. Проблема со связкой IDELAYE2 и ISERDESE2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    Это ограничения Вивадо AR#54795 https://www.xilinx.com/support/answers/54795.html [Drc 23-20] Rule violation (RTSTAT-5) Partial antenna https://forums.xilinx.com/t5/Implementation/Drc-23-20-Rule-violation-RTSTAT-5-Partial-antenna/m-p/465314#M9205

  9. Проблема с AD9528

    Алга ответил Art55555 тема в Цифровые схемы, высокоскоростные ЦС

    Даташит версии С (версия D c 2018г) говорит только о двух ВЧ выходах (>1000 Mhz) OUT1,OUT2. А вот откорректирована ли вся документация (и киты) , в тч и AD9528 Evaluation Software- это вопрос? И какой буквы изделия приобретает потребитель?

  10. Проблема с AD9528

    Алга ответил Art55555 тема в Цифровые схемы, высокоскоростные ЦС

    1. Можно, чтобы проверить мах вых частоту в данном режиме OUT0, понизить до 1 Ghz или около. 2. По даташиту также сказано, что самые высокие частоты (>1200 Ghz) поддерживают только выходы OUT1,OUT2, см tabl.2, p.5 tabl.11, p.9, tabl. 12, p.10 Те, наблюдается противоречие, тк в других местах даташита OUT0 высокочастотный 3. Красным цветом Tools отмечает проблемные места- в программировании PLL1.

  11. Проблема с DDR2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    3. И, конечно, рассмотреть переход к DDR3 SODIMM.

  12. Проблема с DDR2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    Если использовать только один ранк (тогда обьем памяти будет в 2 раза меньше). Такой вопрос уже поднимался. 2. Переработать схему модуля (снять 8 микросхем памяти, оставить 8). Встречаются модули где не установлены 8 ис памяти. См. даташит Viking INDUSTRIAL TEMPERATURE DDR2 UNBUFFERED SODIMM VR5DUxxxx18xxx

  13. Проблема с DDR2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    Не поддерживает MIG 7 Series SODIMM DDR2 Dual rank. https://www.xilinx.com/support/answers/54025.html https://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v2_2/ds176_7Series_MIS.pdf

  14. Проблема с DDR2

    Алга ответил Art55555 тема в Работаем с ПЛИС, области применения, выбор

    Первый указанный модуль- 1 ранк, второй- 2 ранк.

  15. MT25QL256 и NVT2006BQ

    Алга ответил Art55555 тема в Цифровые схемы, высокоскоростные ЦС

    Есть похожий xapp на эту тему xapp1313.
×
×
  • Создать...