M_A 0 24 марта, 2005 Опубликовано 24 марта, 2005 (изменено) · Жалоба При компиляции Q Выдает: Warning: Macrocell buffer inserted after node JK[1] Почему Q пихает туда буфер и чем это грозит при работе железа? Заранее спасибо за помошь! P.s. еще следом впросы: Почему при переназначении выходов на разные ноги получается разное кол-во macrocells, а иногда вообще разводить отказывается, хотя логики еще запас есть. У ПЛИС интерконнектов внутри при определенных комбинациях не хватает чтоль? Изменено 24 марта, 2005 пользователем M_A Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vjacheslav 0 24 марта, 2005 Опубликовано 24 марта, 2005 · Жалоба Вставка Macrocell "в железе" ничем особенным не грозит: увеличится задержка сигнала в этой цепи (иногда бывает полезно это их свойство, когда необходимо задержать сигнал) - Вы это можете увидеть при временном симулировании. Если посмотрите DataSheet, на испоьзуемое семейство ПЛИС, то увидите, что в CPLD, в отличие от FPGA, действительно узкое место это межсоединение между логическими ячейками - их мало, поэтому Quartus и начинает обходить эти узкие места, используя логические ячейки просто как повторители (Macrocell). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fake 0 24 марта, 2005 Опубликовано 24 марта, 2005 · Жалоба Почему при переназначении выходов на разные ноги получается разное кол-во macrocells, а иногда вообще разводить отказывается, хотя логики еще запас есть. У ПЛИС интерконнектов внутри при определенных комбинациях не хватает чтоль? Если разместить на соседние ноги входы и выходы реализуемой схемы, понафтыкать трехстабильных буферов и использовать все глобальные буфера то можно тормознуть разводку и при 50% заполнении. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться