Перейти к содержанию
    

robsun

Участник*
  • Постов

    14
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о robsun

  • День рождения 07.06.1988

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

634 просмотра профиля
  1. Спасибо за ответ! Я через Sigrity SystemSI замоделил, там хотя бы интерфейс получше. С помощью PowerSI удалось S-параметры посмотреть в реальной топологии, тоже класс. Группа Platych_chat ?
  2. Неужели никто не сталкивался, друзья? 🙂 Где великие гуру sigrity? Или игра вообще не стоит свеч? Поделитесь хотя бы как вы сами проверяете целостность сигнала. Спасибо!
  3. Привет, уважаемые коллеги! Решил таки начать осваивать инструмент Sigrity. В качестве примера взял свою платку с MIPI CSI интерфейсом. Для справки: выполнял когда-то этот проект по правилам трассировки. Ровнял длины дифф. пар, выравнивал фазы в линиях и т.д. и вообще сам по себе проект рабочий. Ниже скриншотик: Теперь хочу посмотреть а все ли у меня в порядке с точки зрения целостности сигнала? Начал с самых азов и сразу наткнулся на сложности. Есть несколько способов выгрузить топологию в SigXplorer, я пользуюсь Analyze -> Probe. Жму View Topology. У меня получается вот такая картинка, в целом неплохо, что есть дифф. драйвер и дифф. приемник, но меня смущает, что сама линия как-будто не связанная. На рисунке видны два отдельных полоска по 50 Ом. Мне же хотелось бы увидеть такую картинку, когда линия связи явно связанная и волновое сопротивление 100 Ом: На самом деле это скриншот с этого видео: Самые дельные советы, что я нашел в интернете, описаны здесь https://community.cadence.com/cadence_technology_forums/pcb-design/f/pcb-design/10531/dp-extraction-for-si-crosstalk-as-coupled-microstrip-line Но они не помогают решить проблему.
  4. Вопрос решен следующим образом. Создается Artwork со следующими слоями: 1) BOARD GEOMETRY/DESIGN_OUTLINE 2) RIGIT FLEX/ZONE_OUTLINE Отдельно слой RIGIT FLEX/ZONE_OUTLINE выгружается, но без контура, т.е.содержит только названия зон. Почему? Не знаю. Всем спасибо!
  5. Добрый день всем! Вопрос в следующем. Не получается выгрузить зоны гибкой и жесткой частей платы. Делаю все как "по учебнику". Создал stackup структуру гибко жесткой печатной платы. После чего Обозначил зоны жесткой и гибкой частей. После чего провел простенькую трассировку. Получилась такая вот конструкция из трех жестких частей и двух соединительных гибких частей. Не могу выгрузить слой Rogit Flex -> Zone Outline, в котором как раз-таки отображены все зоны. Подскажите пожалуйста что делаю не так.
  6. Установка Hotfix

    На простарах интернета можно найти вот такие вот файлики. Там все написано. _______________Cadence_17.2.txt _______________________.txt
  7. А STEP моделька находится в файле с самой платой? Или вы ссылаетесь на отдельную папку со STEP моделями через текстовый файл "env"? Если это так, то проверьте пожалуйста следующее: 1) нет ли слишком длинных имен файлов в пути? 2) нет ли в путях папок с кириллическим названием? Также перейдите в меню Setup -> User Preferences. В категориях выберите Paths -> Library в поле "steppath" должен быть прописан путь к вашей папке. Если отсутствует - добавьте и проверьте зацепилась ли моделька. Если нет, измените путь на более короткий с латинскими названиями папок и проверьте.
  8. Здравствуйте, не знаю актуально или нет, но я бы посоветовал еще попробовать полечить ваш проект платы утилитой DBDoctor. Или, как альтернатива, в самом проекте платы зайти в меню Tools -> Databse Check, ставьте все галочки и проверяйте. После чего можете снова попробовать выгрузить тех. файлы.
  9. 1) Опишите для начала как Вы "пытаетесь" прицепить STEP модуль к посадочному месту. 2) Нет ли у Вас альтернативно прицепленной модельке (Secondary STEP Model в разделе Device/Package STEP Maping). Если есть, то удалите. 3) попробуйте выгрузить плату в STEP модель и убедитесь, что там модель присутствует.
  10. Пришлось научиться настраивать стек платы в ADS Schematics. Чуть позже напишу как я это сделал и опишу получившиеся результаты. Помогло следующее. Настроил подложку в Schematic. Далее выбирается компонент LTLINE, внутри него выбирается нужный стек. Это пока коротко. Чуть позже выложу результаты. Спасибо!
  11. Добрый день! Я новичок в программе ADS. У меня такой вопрос. Можно ли в программе создать копланарный полосок с учетом внешнего покрытия? Ну т.е. полосок имеет опорную землю через слой препрега, а сверху еще учитывается слой диэлектрика (в простейшем случае маски). Вопрос поднимал ранее в этой же ветке форума, но видимо не совсем по назначению. Поэтому и получил общие советы. Хотелось бы узнать конкретнее как учесть внешний диэлектрик в этой программе? https://electronix.ru/forum/index.php?showtopic=142444 Заранее спасибо!
  12. Этот вопрос как раз решается - чем именно будем заливать. На самом деле хочу сказать, что все полосковые линии у меня на плате открыты от маски. В связи с этим, некоторые товарищи советуют закрыть полосковую линию маской с более-менее равномерной диэлектрической проницаемостью (поскольку это контролируется на производстве, например РЕЗОНИТ утверждает, что паяльная маска имеется проницаемость 3.5), после чего покрыть плату материалом со схожей диэлектрической проницаемостью. В программе "Polar" я прикинул, что при копланарной топологии для 6-слойной платы с препрегом 0,15мм, влияние внешнего покрытия заметно до толщины покрытия 0,5мм, а свыше 0,5мм влияние практически пропадает. По поводу влаги это очень интересный момент - однако пока что никто этим не заморачивается. Другое дело - как добиться покрытия с равномерной диэлектрической проницаемостью (с учетом того, что свыше 0,5мм на неравномерность толщины можно закрыть глаза)? Тоже хорошая идея. Скажите мне как не специалисту в этой области - я правильно понимаю, что если подложка будет иметь диэлектрическую проницаемость много большую, чем диэлектрическая проницаемость внешней среды (заливаемый материал), то можно смело заливать плату этой средой, не переживая о равномерности толщины и равномерности диэлектрической проницаемости по всей толщине? Можете пояснить этот момент? Я не совсем понял о чем речь. Спасибо за ответ! А Вы не подскажите коэффициент диэлектрической проницаемости и тангенс угла диэлектрических потерь для этого лака.? В интернете не смог найти ответ а на форумах все пишут по-разному.
  13. Доброго дня всем! Спроектировал малошумящий усилитель мощностью 2Вт. Частота работы 1270 МГц, полоса 8МГц. Все бы хорошо, но возникла задача залить печатную плату эпоксидным клеем (для устойчивости к вибрационным нагрузкам). В качестве топологии для полосковых линий выбрал компланарную (COPLANAR WAVEGUIDE или компланарный волновод). Хотел бы сразу отметить, что усилитель без заливки клеем (когда внешняя среда воздух с диэлектрич. проницаемостью E=1) согласован отлично и работает. Но что будет когда плата будет залита клеем с другой диэлектрической проницаемостью? И как это промоделировать в программе ADS? Я начал с того, что создал в программе новый проект, в котором отобразил следующую схемку. Как видно из схемы источник сигнала 50 Ом и нагрузка 50 Ом соединены 50Омной полосковой линией. Далее в процессе моделирования я прогнал сигнал от 1Мгц до 3ГГц. Как видно из результатов моделирования нагрузка идеально согласована с источником. Вопрос состоит в том как теперь в этой простой схеме учесть внешнее покрытие?[/size]
×
×
  • Создать...