Перейти к содержанию
    

барт

Участник*
  • Постов

    9
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Контакты

  • ICQ
    Array
  1. спасибо за быстрый ответ, будем надяться, что так оно и есть...
  2. может скажу глупость, но по-моему в даташите на AD8553 на первой странице сказано: Low noise: 0.7 μV p-p from 0.01 Hz to 10 Hz а это далеко не 50 кГц... p.s. мне этот опер понравился главным образом из-за gain < 1....
  3. Конкретно интересует "quiescent supply current" кто-нибудь может дать разъяснение термину "питающий ток покоя"?
  4. В описании на модуль АЦП TMS320F281x приводится параметр Overall gain error, при использовании внутреннего опорника - ошибка находится в диапазоне -200...+200, при использовании внешнего -50...+50. Вопрос - что это за погрешность, на что она может влиять, встречались ли кому-нибудь ссылки с описанием физического смысла overall gain error? В описании (SPRS174N) на стр.146, определение дается, но там как-то слишком мутно написано (gain error - отклонение между реальной и идеальной разностью между первым и последним переходом кода)...
  5. а в чем разница между FALLING_EDGE(clk) и (clk'EVENT AND clk = '0')? :blink:
  6. Помогите, please Имеется процесс (сдвиговый регистр): SIGNAL parallel_in_signal:std_logic_vector(24 DOWNTO 0); shiftreg1 : PROCESS ( clk_spi, load_shiftreg1, enable_shiftreg, reset ) BEGIN IF reset = '1' THEN sdo <= 'Z'; ELSIF RISING_EDGE(load_shiftreg1) THEN parallel_in_signal <= parallel_in; ELSIF enable_shiftreg = '1' THEN IF FALLING_EDGE(clk_spi) THEN sdo <= parallel_in_signal(0); FOR i IN 0 TO 22 LOOP parallel_in_signal(i) <= parallel_in_signal(i+1); END LOOP; parallel_in_signal(23) <= '0'; END IF; END IF; END PROCESS; на что квартус выдает: Error: VHDL error at file.vhd(129): signal statement is not synthesizable because it does not hold its value after a clock adge, причем ModelSim в этом месте ничего не находил что здесь можно сделать?
  7. а как насчет их описаний и использования?
  8. Вопрос по Model Sim Custom Altera Version: В главном окне программы имеется поле Workspace, в котором перечисляются названия семейств микросхем - что-то типа +apex20k +cyclone +flex10ke +hcstratix и разные подразделы: +ieee +lpm +max и т.д. что это такое и как ими пользоваться? в документации по этому поводу я ничего не нашел :blink:
  9. Подскажите Nios II IDE - это компилятор, который выпускает Altera или же то, что они предлагают со ссылкой на сайт www.eclipse.org (Eclipse IDE ).
×
×
  • Создать...