Перейти к содержанию
    

SPI, сигнал CS/SS

Вот такой вопрос: а сигнал CS/SS в SPI всегда предполагается active low или как реализуешь так и будет?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вот такой вопрос: а сигнал CS/SS в SPI всегда предполагается active low или как реализуешь так и будет?

 

Не всегда active low, в большинстве случаев им дергать надо.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Формального стандарта нет.

Так что формальный ответ: как реализуете, так и будет.

Но надо делать Active-Low, поскольку так принято, и все микросхемы, с которыми мне приходилось работать, работали с активным низким уровнем на линии CS/SS

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Либо я слепой, либо Xilinx в документации на Zynq UltraScale явно не говорит, что SS - active low

Вам виднее, ведь у вас эта документация.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...