Перейти к содержанию
    

sergvks

Свой
  • Постов

    297
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о sergvks

  • Звание
    Местный
    Местный

Контакты

  • ICQ
    Array

Посетители профиля

3 238 просмотров профиля
  1. Спасибо! Да всё так и есть, только в моём случае 1f, 2f т.к. у меня переходы вперёд.
  2. Добрый день! При использовании директивы rept нельзя просто написать команду относительного условного перехода bne label, если label внутри клонируемого блока, т.к. ассемблер будет ругаться что метка уже определена. Как правильно тогда это оформить ?
  3. Подскажите, как в GCC описать внешнюю асмовскую функцию размещенную в ram, чтобы он правильно оформил её вызов?
  4. А сборку плат для РФ они случайно не возобновили ?
  5. CMSIS-DAP

    Есть ли в природе нечто похожее по функционалу на j-flash, но под CMSIS-DAP ?
  6. Кеш и TCM

    Ещё одна деталь - в своих доках они рекомендуют размещать буферы dma в некешируемой части OCRAM, но в usb-шных примерах кладут их в DTCM. Если все буферы dma разместить в DTCM, чем это грозит ?
  7. Кеш и TCM

    Прошу прощения, мой косяк - не туда глядел, реально не кеширует эти области. Спасибо за подсказки!
  8. Кеш и TCM

    Если смотреть TCMCR,ВTCMCR и IOMUXC_GPR_GPR16 то биты Enable для TCM установлены, FlexRAM-контроллер тоже проинициализирован и если включен код настройки кеша из первого поста эти области памяти кешируются (видно при работе с DMA). Весь вопрос в чём тайный смысл кешировать то что и так работает на максимальной скорости.
  9. Кеш и TCM

    По этим адресам находится ITCM и DTCM, у OCRAM другой адрес. Так вот не совсем понятно - достаточно ли того что память распределена по адресам ITCM и DTCM чтобы она работала как TCM или для этого нужно ещё что-то проинициализировать.
  10. Кеш и TCM

    Во всех примерах на imxrt10хх так, конкретно этот код для mimxrt1052
  11. Кеш и TCM

    Такой вопрос - зачем во всех примерах из sdk разрешается кеширование TCM ? /* Region 5 setting: Memory with Normal type, not shareable, outer/inner write back */ MPU->RBAR = ARM_MPU_RBAR(5, 0x00000000U); MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB); /* Region 6 setting: Memory with Normal type, not shareable, outer/inner write back */ MPU->RBAR = ARM_MPU_RBAR(6, 0x20000000U); MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB);
  12. То что USB LDO проца +5 присутствует до подачи 3.3В нормально. Проблемы - медленное нарастание напряжения 5В от блока питания (большие емкости) и наличие входных уровней от внешних устройств на портах препятствовали нормальному запуску мк. Решение - супервизор 4.6В от входного 5В на Enable 3.3В стабилизатора процессора + супервизор 3В от стабилизатора процессора на Enable 3.3В стаба буферов портов. Пока буферы не запитаны их io в hz. По хорошему это всё нужно в мануале прописывать крупным шрифтом, 2 первых варианта собранных печаток ушли в корзину. При переходе с какого-нибудь STM32 эти вещи совсем не очевидны.
  13. Я поступил немного по другому - супервизор 4.6В от входного 5В на Enable 3.3В стабилизатора, чтобы на проце раньше времени ничего не телепалось.
  14. Кто-нибудь пробовал запитать ядро от линейного стаба ? Что-то в документации такого варианта я не нашел
×
×
  • Создать...