[email protected]

Да, STA я действительно не использую, лицензия, говорит, не подходящая у меня. Радость, что моделсим под 9-й квартус нашёлся... Осциллограф 200М, щупы с делителем, простите, закрыл информацию об уровнях своими глупыми вставками кода.

Используемые ресурсы проекта ожидаемы, как ЛЭ, так и память. Synthesized away блоков нет. Модуль м8 забирает(уже записанные) данные из буфера (в который на данный момент не идёт запись, что управляется сигналом grp_Buf_Switch). На СтэкОвэфлоу посоветовали увеличить задержки между сигналами, из-за возможно бОльших задержек в железе, чем в симуляции. WriteEnable появились, но нет гарантии, что я передаю верные данные, поскольку доверие к симуляции теперь отсутствует... Думаю, на данном этапе, конкретно этот вопрос решён (надеюсь). Спасибо за отклик.

Не сочтите за дерзость. Всё, что связано с исследуемыми сигналами - на осциллограммах... Но, вот, полный код: http://pastebin.com/MJpN8NRS (или выложить текстом прям здесь?)

Здравствуйте. Разрабатываю модуль, принимающий некоторые измерения, и записывающий их в стандартную мегафункцию ОЗУ Альтеры. Описал последовательность выполнения действий, но на выходе не оказалось разрешающего запись сигнала. Начал тестировать пошагово вход в каждую часть последовательности. Смотрю РТЛ симуляцию: Отмеченные красным квадратом сигналы - и есть Write Enable сигналы. Вывожу тестовый пин, выдающий иголку при входе в нужный шаг последовательности: Отчётливо вижу, что в нужную часть кода я исправно попадаю. Вывожу наружу сигнал записи: Тишина... Перестал понимать как это чудо работает. Подскажите, пожалуйста, где копать, чтобы докопаться до истины upd. Полный листинг вот тут: http://pastebin.com/MJpN8NRS

В процессе переработки возник такой вопрос, возьмём, например, встроенный блок 256х8. Я описываю 16 маленьких RAM 16х8, к которым, возможно, буду обращаться одновременно. Могу-ли я предполагать, что Фиттер положит их в один блок?

Спасибо, попробую подумать о разрядностях и перестроить проект... И да, ФАПЧа тут нет, это же русская ПЛИС))) на уровне языка, я так понимаю, это значит использование блоков памяти других разрядностей, и конкатенация выходных шин?

Запрашиваю по УАРТ данные, принимаю набор 8-ми разрядных данных, собираю в слова по 12 разрядов, которые согласно программе опроса кладу в буфер, который, в свою очередь, последовательно побитово передаю на приёмник. Программы опросов-ответов-адресаций храню в памяти внутри ПЛИС. Боюсь, что в моём описании разрядности используются нестандартные, поэтому, наверное, он и использует чрезвычайно избыточное количество EAB. Избежать этого, как я понимаю, вряд-ли удастся?(

Какие именно подробности Вас интересуют? Могу заскринить всё))

Здравствуйте. Я описываю схему, содержащую большое количество RAM и ROM блоков (использую встроенные мегафункции), и проект при анализе и синтезе занимает около 71'000 бит памяти из 98'000 имеющихся в FPGA. Разводчик QuartusII (9.1) выдаёт следующую ошибку: Error: Project requires 32 Embedded Array Blocks for RAM, but the selected device can contain only 24 EABs. Помогите, пожалуйста, разобраться, почему превышено максимальное количество встроенных блоков памяти, и как задействовать оставшиеся 27'000 бит. Может быть, можно где-то в настройках указать, чтобы Quartus использовал LC, вместо EAB.