Перейти к содержанию
    

solidreg

Свой
  • Постов

    74
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о solidreg

  • Звание
    Участник
    Участник

Контакты

  • ICQ
    Array
  1. Multicore Cortex-A7 на IAR

    Если кому нибудь будет актуально - разумные слова в *.ProbeConfig файл надо написать такие: "SJC" BYPASS08 "System JTAG Controller" "A7_0" "Cortex-A7:1@0x80070000" +"A7_1" "Cortex-A7:1@0x80072000" Потом в I-Jet конфигурации обязательно надо "Probe config" поставить "Auto". И всё работает! 2 дна понадобилось чтоб угадать всё это :) Это для процессора LS1020A (NXP). Для другово - описание может быть другое.
  2. Multicore Cortex-A7 на IAR

    Здравстбуйте, Хочу запустить Cortex-A7 dual-core на IAR (i-Jet adapter) С одним ядром проблем нет - всё работает. А вот если хочу запустить симетрический дебуг (SMP), получаю ошибку "Fatal error: wrong number of cores specified". Я описал, что CPU иметет 2 ядра в *.i79: описал все регистры, всё хорошо с одним ядром. Но если в дебугере "Number of cores: 2" - даже программа на станет загрузится. Вот ЛОГ: Probe: Opened connection to I-jet:84046 Probe: USB connection verified (4310 packets/sec) Probe: I-jet, FW ver 4.2, HW Ver:A Probe: IJET-ARM20 adapter detected Probe: Versions: JTAG=1.78 SWO=1.37 A2D=1.70 Stream=1.48 SigCom=2.43 MultiCore: Synchronous core execution DISABLED. Fatal error: Wrong number of cores specified Session aborted! Пробовал с IAR 7.40, и с IAR 8.11 - всё тоже самое.. Сталкнулись кто-нибудь с подобным? Там есть файлы *.ProbeConfig, в которых "может быть" надо чтото разумного написать, но не нашёл ни кокой инфо над ним.
  3. Наконец то! Да. Теперь работает. Очень спацибо. А то весь день ехпериментировал, и без результатов.. :)
  4. Поставил галки на всех опций там. Поставил имя BUS[1..8]. Компилирую. И резултат у меня тот же самый - создаётя Cx и Dx провода (они не заменяется Dx на Cx как у вас). Я знаю что имена должны заменится, но у меня нет этого... См. рисунку выше - там D1 и D1 несоединнены (в этом варианте, в схеме Cх сделал на Dx вручную). Может быть ещё кокой то галки нет? Или новая версия Altiuma виновата?
  5. Пробовал N раз. Не помогает. Работает только если расширить по одному проводу, и потом опять сединить. Но в реальном проэкте, там несколько 32-бит шинов. Очень неудобно... Пробовал N раз. Не помогает. Работает только если расширить по одному проводу, и потом опять сединить. Но в реальном проэкте, там несколько 32-бит шинов. Очень неудобно... Здесь через Sheet Entry и присвоенно. Или не так понял? "port" или "sheet entry" имеет имена, но это же не имена проводов. А даже если бсе имена одинаковы - не работает. В PCB создаётся два одинаковы имена, но они НЕ соединнены... Вот резултат с тово же проэкта:
  6. Даже очень простой вопрос - как корректно соединить две счемы (sheets) с шиной? Например: Даже ZIP фаил этово проэкта притащил: Testings.zip Не работает :( Когда перебрасываю компоненты в PCB - оне не соединнены... Пробовал всяких вариантов. Не получилось... Может быть глюк в Altiume? У меня 9.3.1.19182
  7. Спасибо за ответ. Хоть кто-то отзовился :) Вы почти правы о том, что он показывал бы библётеки, а не директории. Да, он видит файлы. Но там же ведь и идея чтоб библётеки были бы в директориях (каждый компонент в отдельном файле, как Алтюм рекомендует). И для каждого *.SchLib файла рекомендует директорию сделать. А то >5k фаийлов в одном месте было бы :) И всё должно работать. Вот изображение от Алтюм'a: Если кому-то интересно - нашёл как это обойти: Можно создать новый почти пустой проэкт, и поставить его файл в локальную директорию библётеков. Открыть Storage Manager. И он будет видит всё, что есть внутри проэкта (и.е, библётеки). Вы не правы. Все 3D там отлично работает! Вот снимка: И нечего там ненадо руками делать. Я использую Excel базу данных. Сделал программу, которая сгенерирует всю информацию об компонентов. Нажму кнопку, и вся информация обновляется. Ксати, может быть ктото использовает MySQL? Как я пробовал - всё почти рабоатет, но только один, и очен главный инструмент у меня не работало. Это фильтрация. Например, *125 (как в картинке) в MySQL игнорируется, и всегда весь список открыт. Может быть в новых версиях это уже работает?
  8. SVNDbLib

    Сделал SVNDbLib библётеку. Все компоненты отправил на SVN Repositor. Присоединил к проэкту, все компоненты видны, всё работает. Но, как сделать все эти файлы видны из Storage Manager, по которому вся SubVersion должна работать? По моему, сделал всё как написанно в документации. В локальной директории тоже есть копия всех файлов, све пути корректные. Все линки связанные, но Storage Manager невидит ни каких файлов там: Вот изображении. файлы в локальном диске: Сконфигурированный SVNDbLib в Altiume: Refresh непомогает. Может быть кто-то столкнулся с подробной ситуации?
  9. Wow! Вот это решение! Очень спасибо. А то так и было - на одной плате работает, а на другой нет.
  10. Это упрощенное обяснение проекта. Внешная микросчема не всегда этот сигнал выдаёт. Но когда работает - 100MHz там есть. Да, передача данных там есть от обеих доменов. Потому мне и надо описать их корректно. Задержка там фиксированна, окола 3-5nS. Спасибо за идею о сдвиг. Может быть поможет.
  11. Да, пробовал. Но тогда Quartus ругается(warning), что не может найти как этот клок был сгенерирован. В резултате, это описание игнориуруется
  12. Нужна помощ с описанием внешнего такта в SDC языке для TimeQuest (Altera) У меня PLL генерирует 200MHz и 50MHz такты. Этот 200MHz идёт сразу на внешний чип, каторый делит этот такт на два, и через кокое то время (скажем, 3nS) посупает опять на FPGA. И потом этот сигнал пользуется как такт в внутренних цепях. Нарисовал картинку чтоб было бы ясно. Написал так: create_generated_clock -source <..PLL> -name MHz50 create_clock -period 10.000 -name MHz100 [get_ports {Clk2}] Но как правильно описать эту задержку (фазу)?
  13. Вот такие обновления: Посмотрим как теперь будет поботать.
  14. Кажеться, что надо будеть выбросить этот сервице пак и инсталировать оригинальный зимний - здесь 3D елементы нормально неработает. Некоторые елементы не перемещяеться на bottom сторону. И вобще, "Tools/Update PCB from Libraries" не видет что 3D модель есть. Надо войти в библётеку, и там нажмать на "Update PCB with current footprint". Ужас кокой-то... Правда, некоторые ошыбки поправили. Access Violation не видно больше. Но справили только 50% мне актуальных ошыбок, и сделали других :(
  15. Это бывает тогда, когда "забываете" стерать маску поиска, и переключаете на PCB. Вот тогда и появлиаеться эта ошибка. Ещё один глюк - попробуьте снять галочку "plated" от PCB компонента, и проверите DRC. В месте результата увидите "Access violation". 2 дня мучился пока нашёл от куда этой violation...
×
×
  • Создать...