[ZeratulSC007 0]

Здравствуйте.

Делал проект в Quartus 13.0.1, проект на ПЛИС компании Altera. Возникла необходимость перенести этот проект в Altium Designer. Есть ли у Altium'a какие-нибудь средства для быстрой адаптации проекта? Вариант пересборки вручную тоже рассматривается, но хочется сначала узнать о возможностях Altium'a.

Спасибо

[Maverick_ 15]

Здравствуйте.

Делал проект в Quartus 13.0.1, проект на ПЛИС компании Altera. Возникла необходимость перенести этот проект в Altium Designer. Есть ли у Altium'a какие-нибудь средства для быстрой адаптации проекта? Вариант пересборки вручную тоже рассматривается, но хочется сначала узнать о возможностях Altium'a.

Спасибо

если проект на Verilog/Vhdl, то думаю проблем не будет...

для IP core надо указывать на сгенерированные файлы (если я не ошибаюсь)

[ZeratulSC007 0]

если проект на Verilog/Vhdl, то думаю проблем не будет...

для IP core надо указывать на сгенерированные файлы (если я не ошибаюсь)

 

если проект на Verilog/Vhdl, то думаю проблем не будет...

- это добавит сгенерированные файлы к проекту в Altium'e, но все равно надо будет собирать схему проекта?

распиновку при этом также делать для Atlium'a, верно?

[ZeratulSC007 0]

Еще возник такой вопрос: в проекте Quartus'a использовались программные буферы ALT_INBUF_DIFF. Соответственно, его необходимо поставить и в проект Altium'a. Есть ли такой буфер? Или, поскольку сигнал дифференциальный, можно описать какой-нибудь простейший блок на верилоге и использовать его как буфер?